产品硬件开发评审流程

《产品硬件开发评审流程》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、文件编号：产品硬件开发评审流程编制：审核：15共15页第页文档修改历史日期版本作者修改内容评审号变更控制号发布日期01.00.00015共15页第页目录1、目的......................................................................42、适用范围..................................................................43、评审需求.............................

2、.....................................44、评审计划..................................................................45、评审结果判定..............................................................46、评审流程图................................................................47、附录.

3、.....................................................................515共15页第页1、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。2、适用范围：适用公司产品硬件的研发评审。3、评审需求：产品硬件评审可分3部分：硬件原理图评审、PCB评审、PCBA评审。在硬件开发设计过程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小组，提出评审需求。4、评审计划：硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况制定具体的评

4、审项目。5、评审结果判定：硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，并明确评定结果的判定标准。评审不通过，需返回开发设计改良或进行风险评估，之后再重新评审。6、评审流程图：15共15页第页7、附录：单元电路评审：针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元电路是否符合设计标准。请参照下表，审查通过项目请打（√），审查未通过项目请打（×）。审查硬件板未涉及到的单元电路模块可不填写。单元电路审查一览表审查项目审查内容审查结果审查建议滤波电路1、审查电路中是否设计电源滤波电路。2

5、、审查电路中电源滤波器的形式是否有效，是否为单电容型或单电感型，而未采用П形电源滤波器。3、对单板的П形电源滤波器参数进行审查。（）（）（）（）（）（）ID电路1、审查ID电路的形式是否符合规范电路的要求。2、审查ID电路的参数是否正确。3、审查ID电路是否有隔离电阻或隔离芯片。（）（）（）（）（）（）复位、WDT（看门狗）电路1、硬件设计中不推荐使用可关闭的WDT系统，即计数器清零电路应是单稳电路而非锁存电路。如果设计为可关闭的WDT，刷新时应是关闭后立即开启，不可使watchdog处于长期关闭的状态。2、WD

6、T设计中，坚决不可使用分离元件依靠电容充电实现WDT电路。3、在WDT设计中，计数时钟应尽量取用本板时钟。防止因为其他单板更换，插拔导致时钟不正常时，本板WDT电路工作失常。4、上电时WDT计数器应可清零。5、单板设计中有无手动复位开关。6、设计中是否为重要芯片设计供软件单独调试的复位口。7、复位电路中消抖电容的容值是否过大。（）（）（）（）（）（）（）（）（）（）（）（）（）（）15共15页第页1、审查WDT输出的复位信号是否接在电源管理芯片的输入，通过电源管理芯片的输出对单板进行复位，而不是用WDT输出的信号

7、直接对单板进行复位。（）（）匹配电路1、审查高速信号长线传输中有无加入匹配。2、审查匹配形式的正确性，有效性。3、审查匹配参数的正确性。4、不可在同一信号线上同时进行终端并接与始端串接匹配。5、审查终端匹配时，信号输出芯片的驱动能力是否满足。6、审查时要结合PCB布线图进行审查。（）（）（）（）（）（）（）（）（）（）（）（）信号时序1、在不考虑延时的情况下，分析单板的输出信号之间的时序关系是否满足整机时序指标，最好是符合理想的时序要求。2、不考虑延时的情况下，单板对输入时钟的利用是否合理，所用芯片的输入信号的时

8、序关系是否满足专用芯片对输入信号时序的要求。3、CPU与外围芯片的时序是否能可靠配合。包括外围芯片是否能很好支持CPU的读写时序和采用高速CPU时RAM、ROM等存储器件的速度是否与CPU匹配。4、可编程逻辑器件接口逻辑设计是否能使输入信号可靠读入以及其输出信号是否能满足其它芯片的时序要求。在可编程器件选用上，其速度是否与其他芯片匹配。5、总线三态时序设计时是否考虑到各控