计算机设计与实践-第7讲

计算机设计与实践-第7讲

ID:25520031

大小:295.00 KB

页数:31页

时间:2018-11-20

计算机设计与实践-第7讲_第1页
计算机设计与实践-第7讲_第2页
计算机设计与实践-第7讲_第3页
计算机设计与实践-第7讲_第4页
计算机设计与实践-第7讲_第5页
资源描述:

《计算机设计与实践-第7讲》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、计算机设计与实践第七讲第三步:处理器结构设计2CPU设计方法CPU设计的基本思想有组合逻辑设计和微程序设计两种:1.组合逻辑设计根据微操作的节拍安排,列出微操作命令的操作时间表,然后写出每一个微操作命令的逻辑表达式,最后根据逻辑表达式画出相应的组合逻辑电路图;2.微程序设计思想是将一条机器指令编写成一个微程序,每一个微程序包含若干条微指令,每一条微指令对应一个或几个微操作命令,然后把这些微程序存到一个控制存储器中,用寻找用户程序机器指令的办法来寻找每个微程序中的微指令。微程序设计方法虽然简便,但需要占用较大的空间存放微

2、程序。CPU设计方法在RISC计算机中一般都采用组合逻辑设计方法,这有利于进行流水线的设计,也能大大节省CPU的门数,对于降低CPU的功耗也有好处;这里介绍的设计方法是组合逻辑设计的一种,但设计中不直接使用逻辑表达式,而是根据信息流的思想进行了模块的划分,给出CPU的基本结构框图。4基本的系统组成根据机器周期的定义,系统划分为四个主要模块:取指管理模块掌管取指周期运算管理模块掌管运算周期存储管理模块掌管访存周期回写管理模块掌管回写周期在一个指令周期中,取指、运算、访存、回写四个机器周期依次执行,由时钟管理模块统一进行调

3、度基本的系统组成取指管理模块包含寄存器PC和IR,同时IR的内容将由该模块向其他模块提供运算管理模块包含运算器,也就包含了通用寄存器,同时也包含了暂存器A、B、Addr、ALUOUT存储管理模块包含暂存器Rtemp回写模块包含暂存器Rdata、Raddr、PCnew,前两个用于寄存器回写,第三个用于PC的更新时钟管理取指管理运算管理运算器存储管理回写管理主存储器CLK控制器举例通过LDA指令的执行过程展示一下各模块的功能:在第一个机器周期中,取指管理模块根据PC的内容对主存进行访问,向主存发送16位的地址PC,读回数据

4、总线上的16位数据信息存放到IR寄存器中,同时使PC前进,为下一次取指做准备在第二个机器周期中,运算管理模块根据操作码的意义进行访存地址的准备,从R7寄存器和IR的第二地址码两个部分组合形成实际地址Addr在第三个机器周期中,存储管理模块根据操作码的意义进行访存,向主存发送16位的地址Addr,读回数据总线上的8位数据信息存放到Rtemp暂存器中在第四个机器周期中,回写管理模块根据操作码的意义回写寄存器,将暂存器Rtemp的内容写入指定的Ri寄存器中7细化的处理器结构在取指周期,存储器的访问是只读的,存储器的地址来自P

5、C,数据去往IR;在访存周期,存储器的访问可能是读也可能是写;存储器只有一组,而取指周期和访存周期都可能对其进行访问,而且数据、地址的来源和去向均不同。为避免访问冲突、保证空闲时总线不被占用,应该对存储器的访问加以管理。细化的处理器结构存储器访问设计在主存储器与各管理模块之间增加一个访存控制模块它接收来自取指管理模块的PC地址,访存后将IR内容返回给取指管理模块它接收来自运算管理模块的ALUOUT,为访存周期的控制作准备它在数据访问读周期向存储管理模块传送数据总线的16位信息增加了回写管理模块与取指、运算两模块之间的通

6、路,用以支持PC和通用寄存器的更新输出输出输入数据PCAddrOPALUOUT取指模块存储管理主存储器地址总线数据总线访存控制地址细化的处理器结构寄存器的回写PC寄存器的更新由PCupdate信号控制,内容来自回写管理模块中的暂存器PCnew在回写周期里,PCupdate信号将根据指令操作码OP产生,当该信号发出时,取指管理模块将把暂存器PCnew的内容写入PC寄存器中,当下一条指令的取指周期到来时,PC就把更新后的内容传递到地址总线上,读取全新的指令通用寄存器的更新由Rupdate信号控制,寄存器的地址来自回写管理模

7、块中的暂存器Raddr,将写入寄存器的内容来自回写管理模块中的暂存器Rdata。在回写周期里,Rupdate信号将根据指令操作码OP产生,当该信号发出时,运算管理模块将把暂存器Rdata的内容写入Raddr所对应的寄存器中Reg回写控制取指管理运算管理回写管理模块PCupdatePCnewRupdateRaddrRdataPC修改控制细化的处理器结构时钟管理取指管理运算管理运算器存储管理回写管理主存储器CLKReg访存控制PC数据总线地址总线控制器11第四步:各功能模块结构设计框图及功能描述自行设计在设计方案中体现第五

8、步:各模块输入输出接口信号定义(以表格形式给出)自行设计在设计方案中体现第六步:用VHDL语言实现处理器的设计下面是一些温馨提示时钟模块参见实验4,四拍循环每一拍的输出控制哪些模块?取指管理模块IR送到哪儿?PC自加何时完成?运算管理模块通用寄存器组如何实现?二维数组根据操作码译码后,哪些指令需要通过运算器运算?操作数的准备地址的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。