有关ad9361的学习记录

有关ad9361的学习记录

ID:25498925

大小:1.65 MB

页数:24页

时间:2018-11-20

有关ad9361的学习记录_第1页
有关ad9361的学习记录_第2页
有关ad9361的学习记录_第3页
有关ad9361的学习记录_第4页
有关ad9361的学习记录_第5页
资源描述:

《有关ad9361的学习记录》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、AD9361学习记录一、简介AD9361是ADI推出的面向3G和4G基站应用的高性能、高集成度的射频解决方案。该器件集RF前端与灵活的混合信号基带部分为一体,集成频率合成器,为处理器提供可配置数字接口。AD9361接收器LO工作频率范围为70MHz至6.0GHz,发射器LO工作频率范围为47MHz至6.0GHz,涵盖大部分特许执照和免执照频段,支持的通道带宽范围为200kHz以下至56MHz。两个独立的直接变频接收器拥有首屈一指的噪声系数和线性度。每个接收(RX)子系统都拥有独立的自动增益控制(AGC)、直流失调校正、正交校正和数字滤波功能,从而消除了在数字基

2、带中提供这些功能的必要性。TheAD9361还拥有灵活的手动增益模式,支持外部控制。每个通道搭载两个高动态范围模数转换器(ADC),先将收到的I信号和Q信号进行数字化处理,然后将其传过可配置抽取滤波器和128抽头有限脉冲响应(FIR)滤波器,结果以相应的采样率生成12位输出信号。发射器采用直接变频架构,可实现较高的调制精度和超低的噪声。这种发射器设计带来了行业最佳的TX误差矢量幅度(EVM),数值不到−40dB,可为外部功率放大器(PA)的选择留出可观的系统裕量。板载发射(TX)功率监控器可以用作功率检测器,从而实现高度精确的TX功率测量。完全集成的锁相环(P

3、LL)可针对所有接收和发射通道提供低功耗的小数N分频频率合成。设计中集成了频分双工(FDD)系统需要的通道隔离。二、AD9361系统构成AD9361的框架如下图2-1所示:图2-1它支持2x2MIMO通信,收发各有两条独立的射频通路。TX射频前端构成如下图2-2所示:图2-2TX数据通路如下图2-3所示:图2-3RX射频前端构成如下图2-4所示:图2-4RX数据通路如下图2-5所示:图2-5三、初始化及校准总述AD9361在上电之后便会进入休眠状态。此时用户需要根据所需参数,对芯片进行初始化配置。其配置包括以下几方面:l基本参数配置(包含SPI时钟频率、DCX

4、O补偿、射频时钟使能)lBBPLL频率配置及校准lPolyPhaseTXDigitalFilter的系数写入lPolyPhaseRXDigitalFilter的系数写入l数字数据接口配置lAuxDAC/AuxADC初始化lControl_Out端口输出配置lGPO端口参数配置l频率无关的射频参数配置,包括LOPower、VCO&LDO的参数配置、ChargePump校准等)lT/Rx频率综合器参数配置lT/Rx工作频率配置及校准lMixerGMtable增益配置lRXGaintable配置lRX手动增益配置lT/RX基带模拟滤波器校准(tune)lRXTIA配

5、置及校准l二级TX滤波器校准lADC初始化lBB/RFDC校准l发射数据正交性校准(相当于IQ校准)lTX增益配置lRSSI及功率测量的初始化使用AD9361,我们主要关注的有五个方面:一是其中各器件的校准;二是有关滤波器的配置;三是有关数字部分接口的模式、工作方式的配置;四是射频工作状态机控制;五是有关T/Rx增益的配置。以下分4节对这几个方面分别阐述。四、时钟源和RF&BBPLL频率综合器由于时钟是整个芯片的核心,在介绍上节所述五方面之前,我们先详述一下AD9361的时钟、PLL和频率综合器。1、参考时钟及DCXOAD9361使用分数分频锁相环生成一个本地

6、时钟为信号转换、数字滤波器、IO端口提供时钟源。这些PLL均需要一个参考时钟,这个时钟可以通过外部晶振提供,或者由外部晶体加上一个可变电容生成所需频率。在使用外部晶体的情况下,需使用DCXO补偿晶体频率来保证输出参考时钟稳定。2、RF&BBPLL频率综合器图4-1参考时钟输入后,分别进入3个独立的PLL(如图4-1所示),分别为T/RX频率综合器、基带PLL提供参考时钟源。3个PLL需各自进行校准。A)TX、RXPLL的锁定在FDD模式下,TX和RX的PLL可工作在不同频率下,它们同时开启;TDD模式下,TX和RX的PLL根据收发情况轮流开启。一般的TDD模式

7、工作状态按照Rx-ALERT-Tx-ALERT-Rx跳转,基带通过跳转TXNRX信号来控制TX、RX状态的跳转,当TXNRX从0跳变到1时,RXPLL关闭,TXPLL开启并进行重新校准锁定,反之TXPLL关闭,RXPLL开启并重新校准锁定。TDD模式下每次PLL校准锁定的时间大概为45us~60us左右。不过假如系统每次收发帧所使用的载波频率不变,则不需每次打开TX或RX时重新进行校准,而沿用上一次的校准值。此时需要在一次校准过后将寄存器中的VCOCal比特关闭,这样可以明显得缩短信号收发之前,频率综合器的稳定时间。B)FastLock模式假如你的系统需要在多

8、个频点上工作,则可以使用FastLoc

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。