基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)

基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)

ID:25464852

大小:2.63 MB

页数:62页

时间:2018-11-20

基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)_第1页
基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)_第2页
基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)_第3页
基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)_第4页
基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)_第5页
资源描述:

《基于dsp和fpga的图像处理系统设计毕业设计(含外文翻译)》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中文题目:基于DSP和FPGA的图像处理系统设计外文题目:IMAGEPROCESSINGSYSTEMDESIGNBASEDONDSPANDFPGA毕业设计(论文)共56页(其中:外文文献及译文13页)图纸共1张完成日期年月答辩日期年月摘要本文研究了以TI高性能DSP为核心处理器的视频实时图像处理系统的设计原理与组成,并基于DSP+FPGA架构实现了视频图像处理系统。本图像处理系统主要由图像采集电路、图像处理电路、显示电路以及系统软件组成。首先经过CCD图像传感器采集复合视频信号,经过视频A/D处理器(SAA7115)转换成8bit的数字信号,通过DMA方式

2、存放在双口RAM中,该处理器同时还输出像素时钟信号(PCLK),场同步(CS)、行同步(HS)、奇偶场(OE)、复合消隐信号(BLANK)。数字信号处理器DSP(TMS320VC5501)是本处理器的核心部分,其功能是完成整个系统的图像预处理以及数据流存储时序控制等功能。经过DSP处理后输出8bit的数字视频信号以及像素时钟信号(PCLK)、场同步(CS)、行同步(HS),一起送FPGA产生视频信号的时序逻辑,然后送视频D/A处理器(SAA7105H),最后通过VGA视频接口输出。静态双口RAM用于存储图像数据的,图像数据的读写控制时序通过DSP来实现。视

3、频D/A处理器(SAA7105H)将FPGA输出的数字视频信号、像素时钟、行场同步信号合成为彩色全电视信号然后通过VGA输出。该视频图像处理系统可以实现实时的数据视频信号的采集、处理及显示,可以应用于视频处理的相关领域。关键字:DSP;FPGA;图像处理;电路设计;系统软件IAbstractThispaperstudiesthesystemdesignprincipleandcompositiontheofTIhighperformanceDSPcoreprocessorforreal-timevideoimageprocessing,anditcanac

4、hievevideoimageprocessingsystembasedonthearchitectureofDSPandFPGA.Theimageprocessingsystemiscomposedofimageacquisitioncircuit,imageprocessingcircuit,displaycircuitandsystemsoftware.AfterthefirstCCDimagesensorcollectthecompositevideosignal,thevideoA/Dprocessor(SAA7115)isconvertedin

5、toadigitalsignalof8bit,whichisstoredindual-portRAMthroughDMA,theprocessoralsooutputspixelclocksignal(PCLK),fieldsynchronization(CS),synchronous(HS),parityfield(OE),compositeblankingsignal(BLANK).DSPdigitalsignalprocessor(TMS320VC5501)isthecorepartofthisprocessor,itsfunctionistocom

6、pletethewholesystemofimagepreprocessingandthesequenceofdatastoragecontrol.AfterDSPtreatment,theoutputofthe8bitdigitalvideosignalandapixelclocksignal(PCLK).Thefieldsynchronization(CS),synchronous(HS),whichissendtoFPGAforproducingvideosignals,thentransmittedtothevideoprocessorD/A(SA

7、A7105),thefinaloutputthroughaVGAvideo.StaticdoubleportRAMisusedtostoretheimagedata,thetimingcontrolofimagedatareadandwritedisrealizedbyDSP.VideoD/Aprocessor(SAA7105)composeoutputdigitalvideosignal,apixelclockandfieldsynchronizationsignalofFPGAintocolorTVsignalandthenoutputbyVGA.Th

8、evideoimageprocessingsystemcanach

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。