基于单片机系统采用dma块传输方式实现高速数据采集

《基于单片机系统采用dma块传输方式实现高速数据采集》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于单片机系统采用DMA块传输方式实现高速数据采集

2、第1...瞬间将线圈由０磁场移到磁场最大点，记录下整个过程中感应电动势ε的变化。变化过程结束后用软件对ε进行积分，计算出磁感应强度。本设计所需解决的是在瞬间记录下ε的变化曲线。500)this.style.ouseg(this)">本文讨论一种采用数字逻辑电路设计的DMA控制电路。结合在撌质酱磐ū頂中的实际应用，给出高速A/D芯片MAX153与89C51单片机系统DMA接口电路的主要原理图和主程序流程。１系统构成系统结构如图１所示。设计采用8

3、9C51单片机芯片组成的单片机系统，外部64KRAM采用62512芯片，存储器的全部64K地址范围允许作为外设的A/D转换电路在DMA周期写入，以及单片机在非DMA周期读出写入。RAM的数据线和地址线由总线切换电路来控制，选择连接单片机系统总线或连接A/D转换电路的数据输出和地址发生器输出地址。总线切换电路不仅切换地址线和数据线，同时切换RAM的写控制线A周期外设写入和非DMA周期的单片机写入。RAM读控制线接单片机/READ。500)this.style.ouseg(this)">DMA周期时

4、，RAM的写入地址由地址发生器产生。它是一个可预置数的16位二进制计数器。其溢出信号作为DMA周期的结束控制和结束标志。２硬件组成·单片机芯片采用ATMEL公司的89C51，片内有4K字节FLASHROM。设计使用其最大时钟频率20MHz，可以有1us以下的指令周期。·A/D转换器500)this.style.ouseg(this)">采用MAXIM公司的MAX153芯片，转换精度8bit并行输出，转换时间660ns、采集速率1Msps。设计采用循环采集方式。·静态RAM静态RAM62512芯片

5、为64Kbytes，典型存取时间200ns。·总线（数据线、地址线和A写地址产生电路是一可预置数的16位２进制计数器，电路是采用四片４位可预置计数器74HC569级连方式。因此可以预置16位地址的初值，就是DMA传输数据块的起始地址。计数脉冲反向输入74HC569的CP端以保证写操作的时序。３工作原理3.1DMA允许与响应单片机系统开机运行时或进行内部数据处理、显示时应置P1.0高，使其处于DMA禁止状态。单片机完成初始化或进入DMA准备就绪状态时，先向地址发生器写入数据块的起始地址，将地址溢出

6、标志位置零，再发出DMA允许信号释放RAM的控制权，等待DMA结束标志和DMA控制信号。当DMA允许为１且地址计数器溢出标志为０时，进入DMA预备状态，等待外部触发信号输入。DMA触发信号可以是周期信号的过零脉冲，也可以是单脉冲信号放大整形输出，或者是A/D转换完成信号。DMA控制部分如图３所示。本设计采用将感应电动势信号放大整形，其脉冲前沿触发。DMA允许后的第一个触发脉冲到来，Ｄ触发器输出Ｑ为１。开通四输入端与非门输出与振荡器同频同相的周期信号，开始数据采集和传送。由NE555和阻容元件组成

7、的方波振荡器的振荡频率决定采样频率的大小，其频率应小于等于A/D转换器的最大转换速率1Msps。与非门输出信号同时作为RAM写信号、A/D芯片读／RD，经反相后作为地址计数器的计数输入。3.2数据线与地址线的控制总线的选择控制由DMA允许信号控制两组74HC245三态总线收发器，使其分别处于开通和高阻状态。此两组总线收发器一端并接至RAM，另一端分别接单片机系统总线和A/D转换外部总线。当DMA禁止周期时DMA允许信号为低，选通系统总线允许单片机对RAM进行读写操作。反之当DMA周期时DMA允许

8、信号为高，选通外部总线允许DMA控制器对RAM写操作。数据线有８根（D0～D7），对数据线的切换需要两片74HC245，而地址线有16根（A0～A15），切换地址线需要４片74HC245才可以。另外还需两片用以对RAM的读写线的切换，对读写线的控制采用相同的方法，也是由DMA允许进行两周期的控制权切换。500)this.style.ouseg(this)">3.3DMA块数据传输与非门输出1MHz的振荡信号，连接A/D芯片／RD脚，在低电平开始时已采集的数据被输出到数据线。地址计数器被设计为下降

9、沿触发，因此下降沿开始后地址计数器将在预设的起始地址的基础上加１，形成新的地址输出至地址线。数据和地址的形成均在下降沿后的160ns（由74HC系列计数器性能参数可知其最大传输延迟时间为40ns，有四片级连总计160ns。由MAX153CPP的手册可知其读写模式下Data－AcceessTime为160ns）内完成，其小于振荡信号低电平停留时间500ns。在下一个振荡的下降沿到来之前数据地址保持不变，在此后的上升沿时数据被写入RAM的指定地址，第二个下降到来后重复这样的过程，地址计数器加１形成新