资源描述：
《UART接口设计及FPGA验证本科毕业论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、四川大学本科毕业论文 UART接口设计及ＦＰＧＡ验证本科生毕业论文（设计）UART接口设计及FPGA验证TheDesignofUARTInterfaceandFPGAVerification题目：姓名：亓毓阈系别：工程系专业：机械设计制造及其自动化班级：本科0班学号：2014701247指导教师：诸葛孔明完成时间：2013-6-152014年4月15日v四川大学本科毕业论文 UART接口设计及ＦＰＧＡ验证毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文
2、中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作者签名： 日 期： 指导教师签名： 日 期： 使用授权说明本人完全了解安阳工学院关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不
3、以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： v四川大学本科毕业论文 UART接口设计及ＦＰＧＡ验证UART接口设计及FPGA验证TheDesignofUARTInterfaceandFPGAVerification摘要：随着电子技术的发展，以及数据传送的需要，通用异步接收/发送器（UART）已成为MCU、CPU、DSP等的基本配置，应用广泛。UART数据通过串行输入、输出，不同装置间通信不需要传送时钟信号，避免了同步传送的时序处理问题，数据线引脚较少，避免了信号间的相互干扰，是未来数据传送的发展方向
4、。本文主要讨论如何应用VerilogHDL语言，基于FPGA器件实现可复用的UARTIPCore。通过修改配置文件，用户可以根据需要设置相应的参数，以实现相应功能的UART器件。本设计模块主要包括UART发送器、接收器、波特率发生器，以及总线接口控制逻辑。设计通过Xilinx公司的Spartan－3系列器件XC3S400FPGA进行功能验证。关键词：UART、IP核、发送器、接收器、波特率发生器、VerilogHDLAbstract:Withthedevelopmentofelectronictechnology,astheneedofdatatransmitter,theUni
5、versalAsynchronousReceiver/Transmitter(UART)nowisthebasiccomponentofMCU,CPU,DSP,etc.Byseriesdatainput/output,thereisnoneedtosendclocksignalwhencommunicationbetweendifferentequipments,avoidingtimingsynchronousproblem,andthedatapinisonlyone,avoidthedisturbamongthesignalsinparallelcommunication.
6、So,seriesdatatransmittingisthedevelopmentdirectioninfuture.ThispaperfocusesonhowtouseVerilogHDLtocarryoutreusableUARTIPCore,basedonFPGA.Bymodifyingtheconfigurationdocuments,theusercandesigndifferentUARTcomponent.Thedesignismadeupofthesemodules,suchasTransmitter,Receiver,Bade_rategenerator,and
7、theBusinterfacemasteringlogic.Whenvalidatingthedesign,weuseXC3S400FPGAofXilinxCO.,LTD’sSpartan-3spectrum.KeyWords:UART,IPCore，Transmitter，Receiver，VerilogHDL目录v四川大学本科毕业论文 UART接口设计及ＦＰＧＡ验证第一章引言……………………………………………………………………1第二章UART的协议…….......
