一个典型的嵌入式系统设计和实现

《一个典型的嵌入式系统设计和实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一个典型的嵌入式系统设计和实现

2、第1内容显示中图1：MVB的OSI模型和MVB系统软硬件划分。1、嵌入式操作系统选择：通常而言，为一个嵌入式系统选择操作系统要考虑如下几个因素：操作系统支持的微处理器操作系统的性能操作系统的软件组件和设备驱动程序操作系统的调试工具，开发环境、在线仿真器（ICE）、编译器、汇编器、连接器、调试器以及模拟器等等操作系统的标准兼容性操作系统的技术支持程度操作系统是提供源代码还是目标代码操作系统的许可使用情况操作系统的开发者声誉状况根据系统的需求和以上的原则，在MVB系统中采用了Vxo

3、useg(this)">图2：MVB系统的硬件架构。500)this.style.ouseg(this)">图3：MVB系统的软件架构。其中，处理器和MVBC通过TrafficMemory（TM）进行通讯数据交换，所有软件和MVBC要交换的控制信息和数据都可以在TM地址空间中找到，这个地址空间对处理器和MVBC都是可访问的。其示意图4如下500)this.style.ouseg(this)">图4：TrafficMemory。三、步骤3：详细的软硬件设计和RTL代码、软件代码开发在系统架构确定的基础上，详细的

4、软硬件设计就可以开始了。1、硬件设计硬件设计设计包括了MVB控制器的FPGA设计和MVB总线系统的板级设计，其中关键的MVB控制器的设计如图5500)this.style.ouseg(this)">图5：MVB控制器的框图。(点击放大该图)如图所示，MVB控制器包含以下功能模块：编码器：产生曼彻斯特编码，传送数据帧发送缓冲区：作为要发送的数据和CRC检测值的缓冲区译码器：接收、曼彻斯特译码，数据提取、数据错误检测接收缓冲区：作为接收端数据和CRC结果的缓冲区报文分析单元：检测主帧和从帧超时，帧误检测、错误状态

5、报告状态控制寄存器：MVBC配置主控单元：支持MVBC作为主设备或者从设备工作，支持队列消息传送设备地址读取和储存单元：硬件定义的设备地址可以被不同的值覆盖地址逻辑：把CPU对MVBC内部寄存器进行访问的输入地址进行解析；产生MVBC访问TM的输出地址总线复用、转换单元：处理MVBC内部的数据传送中断逻辑：支持16种中断源；通用定时器：两个定时输出信号，可提供给系统同步使用时钟产生电路:产生所有MVBC工作的时钟和计数器2、软件设计由于在MVB系统中，过程数据，消息数据，监视数据是三种不同的通讯机制，因此，M

6、VB系统软件的模块设计如图6。500)this.style.ouseg(this)">图6：MVB系统软件模块。四、软硬件的联调和集成下面，以一个简单的例子来说明MVB系统的软硬件的集成和验证。过程数据在MVB系统中是周期性发送的数据，其在本系统中的通讯机制如下：对于发送方，用户应用模块将一个端口的过程变量发送给过程数据处理模块，过程数据处理模块按照逻辑端口的设置定时通过链路层接口模块更新TrafficMemory当中的相应逻辑端口的数据，此时发送方软件的任务完成。发送方的MVBC硬件接收总线管理器BA定时发

7、出的主帧，通过译码器解码得到相应的逻辑端口的值，通过查询TrafficMemory相关的逻辑端口发送设置后将MVBC自动设置为发送状态，将逻辑端口的数据作为过程数据从帧通过编码器发出，如图7所示：500)this.style.ouseg(this)">图7：过程数据通讯示例。对于接收方，其接收过程与发送方相逆，接收方的MVBC硬件接收总线管理器BA定时发出的主帧，通过译码器解码得到相应的逻辑端口的值，通过查询TrafficMemory相关的逻辑端口接收设置后将MVBC自动设置为接收状态将，在收到发送方发出的从

8、帧后更新相应逻辑端口在TrafficMemory的数据并发出中断信号从而完成硬件的接收过程。接收方的软件可以用中断或定时查询的方式通过过程数据处理模块得到更新后的逻辑端口的过程数据五、系统的测试在本系统中，系统的测试即包括了软件的测试，也包括了硬件，FGPA的测试，在本文中不再赘述。结束语上述的MVB系统现已运行在列车控制系统中，成功实现对列车的运行控制、机车控制、车辆控制、状态监测、故障诊断。当然，如有需要，本文中的MVB系统可以转化成为ASIC设计，从而成为一个SOC的嵌入式系统。