数字钟实验报告--多功能计时电路的设计

数字钟实验报告--多功能计时电路的设计

ID:25046683

大小:277.00 KB

页数:15页

时间:2018-11-17

数字钟实验报告--多功能计时电路的设计_第1页
数字钟实验报告--多功能计时电路的设计_第2页
数字钟实验报告--多功能计时电路的设计_第3页
数字钟实验报告--多功能计时电路的设计_第4页
数字钟实验报告--多功能计时电路的设计_第5页
资源描述:

《数字钟实验报告--多功能计时电路的设计》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、南京理工大学电类综合实验报告题目:多功能计时电路的设计--数字钟姓名:马冯生学号:114116001203学院:材料学院专业:材料加工工程指导:电子技术中心完成时间:2015年3月24日15/15南京理工大学目录一、引言二、实验目的三、实验设计要求四、实验原理及框图五、单元电路设计及其电路六、实验中遇到的问题及解决方法七、心得体会八、元器件清单15/15南京理工大学一.引言随着数字技术在仪表和通信系统中的广泛应用,数字钟已经应用到生活的方方面面,而数字钟的功能也随着人们要求的提高在不断的增加,同时在数字技术的快速发展

2、下,功能也越来越强大。数字钟能够比传统的时钟更加精确的进行计时,并且能够实现多种显示。在调节方面,能够内嵌许多诸如报时、万年历、彩铃等计时以外的功能。本设计在介绍数字钟工作原理的基础上,运用数字集成技术,来设计实现一个多功能数字钟。二.实验目的1、通过实验掌握十进制加法计数、译码、显示电路的工作过程。2、通过实验深入掌握电路的分频原理和数字信号的测量方法。3、熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。三.实验设计要求1、秒信号发生电路:为计时器提供信号。2、及时电路:完成0分00秒-9分59秒的计

3、时功能。3、清零电路:具有开机自动清零功能;在任何时候,按动清零开关,可进行计时器手动清零。4、译码显示电路:显示计时电路产生的数字信息。5、系统级联调试:将以上电路进行级联完成等计时器的所有功能。四.实验原理及框图图1三位计时器示意图15/15南京理工大学数字钟示意图如图1所示,计时电路完成计时功能,并将计时结果传送至显示电路,进而实现显示功能。原理框图如图2所示,主要由计时电路、秒信号发生电路、清零电路和译码电路组成。计时电路在秒信号的作用下,产生0:00~9:59的循环计时,清零电路控制计时电路的清零端,实现时

4、钟的清零,最终将计时电路的输出送至译码显示电路,实现时钟的显示。图2数字钟的原理框图五.单元电路设计及其电路1、秒信号发生电路图3秒信号发生电路15/15南京理工大学秒信号发生电路为计时电路提供驱动信号,电路原理如图3所示。为提供较为精确的秒信号,本设计中振荡电路采用215Hz的石英晶体管为主体的晶振电路,并作为电路的秒信号源。由于震荡电路产生的源信号为215Hz,而秒的基准信号频率为1Hz,则需要对215Hz信号进行分频,得到1Hz信号,分频器采用CD4060和74LS74来实现,CD4060为14位二进制串行计数

5、器,各脚管功能如表1所示,功能如表2所示。虽然CD4060内部有14级由T触发器构成的二分频器,但实际输出端只有10个:Q4~Q10、Q12~Q14、Q1~Q13以及Q13并不引出。为晶振电路的引出端,需接外部石英晶体。Cr为复零端,为高电平或正脉冲时振荡器停振。从输出功能看,CD4060能得到10中不同的分频系数,最小为24=16分频,最大为214=16384分频,即将215Hz送入该芯片,最大分频输出端Q14输出信号频率为2Hz。表1CD4060管脚功能由于CD4060最多完成14级二分频,所以还需要再加一级分频

6、,才能把4060输出的2Hz信号变成秒信号。外接二分频器可采用D触发器(74LS74)构成的二分频电路,74LS74管脚功能如表3所示,该芯片上有上片和下片两个D触发器,2Hz信号经过二分频电路得到1Hz的秒脉冲信号,即将D触发器的同相位输出Q端与触发信号连接在一起,复位端和控制端接电源,使该两端口无效,则Q端的输出信号即为1Hz的秒脉冲信号。时钟输入端CP0时钟输出端反相时钟输出端Q4~Q10,Q12~Q14计数器输出端15/15南京理工大学表2CD4060功能表输入功能CRX1清零↓0计数↑0保持表374LS74

7、管脚功能管脚号引脚代码引脚功能管脚号引脚代码引脚功能11复位信号82反相位输出21D触发信号92Q同相位输出31CP时钟信号102控制41控制112CP时钟信号51Q同相位输出122D触发信号61反相位输出132复位信号7GND地14VCC电源2、计时电路该电路是本实验中的关键部分,有分计数器、秒十位计数器、秒个位计数器构成,电路均使用CD4518BCD码计数器来实现。CD4518管教如图45所示,该计数器为双十进制同步加法计数器,片子内部封装两个相同且独立的十进制计数器,每个计数器中都含有四位二进制的技术单元,每个

8、计数器含有两个时钟输入端“CP”和“EN”,简称双时钟,可以根据使用要求来选择不同的始终输入,两者所不同在于“CP”端对始终的上升沿有效,“EN”读研对时钟的下降沿有效。该计数器功能表如表4所示。15/15南京理工大学表4CD4518功能表功能输入输出CrCPENQDQCQBQA清零XXX0000计数0↑1BCD码加法计数保持0X0保持计数00

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。