基于arm核的音频解码器单芯片系统

《基于arm核的音频解码器单芯片系统》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于ARM核的音频解码器单芯片系统

2、第1500)this.style.ouseg(this)">　　（1）ARM720T处理器含有如下功能子块：　　①ARM7TDMICPU核。该CPU核支持Thumb指令集、核调试、增强的乘法器、JTAG以及嵌入式ICE。它的时钟速率可编程为18MHz、36MHz、49MHz、74MHz。　　②内存管理单元（MMU）与ARM710核兼容，并增加了对OS制造工艺。低功耗的思想同样体现在状态设计、时钟使用的方式上。下面将有选择地介绍EP7209的工作原理。　　1．CPU内核　　ARM720T由一个ARM7TDMI32位RISC处

3、理器、一个单一的高速缓冲和一个存储器管理单元（MMU）所构成。8KB的高速缓冲有一个四个项的相联寄存器，并被组织成512线四字(4×512×4字节)。高速缓冲直接与ATM7TDMI相连，因而高速缓冲来自CPU的虚拟地址。当所需的虚拟地址不在高速缓冲中时，由MMU将虚拟地址转换为物理地址。一个64个项的转换旁路缓冲器(TLB)被用来加速地址转换过程，并减少页表读取所需的总线传送。仅通过转换高速缓冲中未存储的地址，MMU就能够节约功率。　　2．状态控制　　EP7209支持如下的电源管理状态：操作、空闲和后备(节能)，如图2所示。正常的程序执行状态为操作状态。这是

4、一个完全性能状态，时钟和外围器件都被使能。除了CPU时钟被暂停外，空闲状态与操作状态是一样的。一个中断或唤醒将使空闲状态返回到操作状态。后备状态下功耗最小，选择此模式会关闭主振荡器，只对实时时钟和相关逻辑提供电源。当EP7209处于后备状态时，为保证系统能够正常唤醒，所有电源和地引脚仍然与电源和地相连是非常重要的。后备状态唯一能够变迁到的状态是操作状态。　500)this.style.ouseg(this)">　　3.复位　　EP7209有三个异步复位信号：nPOR、nP的128字节中包含有一个指令序列。此指令序列能够初始化器件，然后配置UART1以接收20

5、48字节的串行数据。这些数据接收后将置于片上的SRAM中。一旦下载传送完成，执行将跳转到片上SRAM的起始处。这将允许诸如在产品的制造过程中将代码下载并编程到系统Flash中这样的操作。　　是否从片上启动ROM启动系统是由nMEDCHG引脚在电源复位期间的状态决定的。如果nPOR有效时，nMEDCHG为高，那么，EP7209将从连接到CS[0]的外部存储器器件启动(正常启动模式)；如果nMEDCHG为低，那么，启动将从片上ROM处开始。注意：在两种情形下，上电复位结束后，EP7209将处于后备态，而且为了真正地开始执行启动序列，需要在启动的结果是对所有片选的

6、解码都翻转了。控制启动选项的信号由nPOR锁存，这意味着地址和总线宽度的重新映射将继续应用，直到nPOR的再一次有效为止。从ROM启动后，启动ROM的内容可从地址0x0000000处读回来；而在正常操作状态下，启动ROM的内容可从地址范围0x70000000中读回。　　7.存储器和I/O扩展接口　　EP7209能够解码6个分立的线性存储器或扩展段。其中的两个可为PCCard卡预留，每一个接口连接到一个独立的单个CL-PS6700器件。每一个段的大小为256MB。两个附加段(除了这6个段以外的)被用于片上SRAM和片上ROM。片上ROM空间被完全解码，SRAM

7、空间也被完全解码到编程在LCDCON寄存器中的视频帧缓冲器的最大容量中(128KB)。超出此地址范围的SRAM空间不被完全解码(即超出128KB范围的任何存取将绕回到128KB范围内)。6个段中的任一个可配置成与传统SRAM接口一致的接口相连接，而且能单独地被编程为8、16或32位宽，支持页模式存取，并且在执行非连续存取时可插入1～8个等待状态，执行触发模式存取时可插入0～3个等待状态。零等待状态连续存取特性被设计成支持触发模式的ROM。对使用nMEMCFG寄存器的连续域中）。总线周期也可以通过使用EXPRDY输入信号来进行扩展。　　8.大端配置与小端配置　

8、　EP7209对内部寄存器使用小端(littleendian)配置。然而，连结器件到用大端(bigendian)配置的外部存储器系统上是可能的。ARM720T控制寄存器中的大端/小端位设置了EP7209在处理存储器中的字时是按大端格式还是小端格式进行。存储器被认为是从0开始向前编号的字节的线性组合。字节0~3容纳第1个被存储的字，字节4~7容纳第2个字，等等。在小端规划中，字中编号最低的字节认为是字的最低位字节，而编号最高的字节被认为是字的最高位字节。存储系统的Byte0在这个规划中应当连到数据线7到0(D[7:0])。在大端规划中，字的最高位字节被存储于编

9、号最低的字节中，而最低字节存储于编号最高的字节中。因