用epld芯片adv750设计的一种可编程计数器

《用epld芯片adv750设计的一种可编程计数器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、用EPLD芯片ADV750设计的一种可编程计数器

2、第1摘要：ATV750是ATMEL公司生产的一种可擦除可编程逻辑器件EPLD（ErasableProgrammableLogicDevice）。ATV750设计的可编程计数器，具有模值范围大的特点，文中给出了用ATV750设计的可编程计数器的设计原理和方法，同时给出了详细的源程序。关键词：可编程计数器反馈置零法EPLDATV750EPLD是继GAL（GenericArrayLogic）后出现的新一代PLD（ProgrammableLogicDevic

3、e），它的密度比普通GAL大得多，在设计可编程计数器时，仅用一片EPLD就能实现较大模值的分频计数。本文给出用ATMEL公司推出的EPLD芯片ATV750来实现可编程计数器的设计过程。1ATV750简介1.1ATV750的结构描述图1为24引脚DIP封装形式的ATV750的引脚排列，它在逻辑结构方面具如下特点：500)this.style.ouseg(this)">●带有10个输出逻辑宠单元OLMC（OutputLogicMacrocell），每个OLMC有两个或门，每个或门带一半乘积项。每个或门所

4、带的乘积项分别为2×2×4,2×2×5,2×2×6/2×2×7/2×2×8，共有120项乘积项。每个宠单元有两个触发器，每个触发器的输出都有一个三态缓冲器反馈到与门阵列；●可编程与门阵列共有84个输入变量。其中12个专用输入端为24个变量，10个反馈输入端为20个变量，20个触发器的反馈为40个变量；●所有的乘积项共有171项。其中或门带120项，每个宠单元中的两个触发器的异步置0信号AR需要2个乘积项，时钟控制信号CK需要2个乘积项，三态输入缓冲器的使能端OE需要1个乘积项10个宏单元共50个乘积

5、项，另外，所有的触发器还共用一个同步置1信号SP，需要1个乘积项。1.2输出逻辑宏单元OLMCATV750的输出逻辑宏单元OLMC结构如图2所示，它有两个或门OR0和OR1，一个分离开关，两个D触发器F0和F1，一个2选1多路选择器MUX，一个异或门XOR和一个三态缓冲器。OR0、F0和MUX组成逻辑组态选择电路，可以构成组合逻辑输出或者寄存器（时序逻辑）输出。F0的输出同时由反馈缓冲器Q0反馈回与门阵列。F1是埋入式的，它的输出不接到输出引脚，而是由反馈缓冲器Q1反馈到与门阵列，这可看做是逻辑函数

6、的中间变量而在设计中的一个节点。这种结构对设计中间带有触发器的时序电路非常方便。在设计时，可用节点作为中间输出变量来设计F1之前的电路，然后再以引脚作为输出变量，以节点的输出作为输入变量设计F1以后的电路，这样就可把复杂的设计分成两步来进行。分离开关的作用是增加或者减少或门OR0的乘积项个数。比如，当OR0带有4个乘积项时，如果在设计电路时输入变量超过4项，那么，分离开关将经过编程而接通，并将OR1所带的4个乘积项接到OR0的输入端而使OR0的乘积项增加一倍。如果在设计时OR0所带的4个乘积项已经费

7、用了，这个开关将通过编程而断开。此时OR1的输出直接作为F1的输入信号被全站作为埋入式应用而并不作废。当三态输出缓冲器的使能端OE使其高阴态时，F的输出与F1一样，都可作为埋入式触发器应用。两个触发器的时钟信号分别由一个乘积项来供给，即CK0和CK1.异步置0信号也分别由珍上乘积项来供给，即AR0和AR1.这样可以设计异步时序电路。触发器的同步置1信号SP可由共用的一个乘积项来供给。MUX和三态输出缓冲器可用来构成输出选择电路。2可编程计数器的设计原理500)this.style.ouseg(thi

8、s)">一般情况下，采用PLD设计可编程计数器有四种方法：第一是基于二进制计烽器基础上的反馈置零法；第二是基于二进制计数器基础上的反馈初值法；第三是基于二进制计数器基础上的异步复位法；第四是基于M序列发生器基础上的反馈置零法。其中第一种方法的通用性最强，故常被采用。N位同步二进制加法计数器的构造非常有规律，其各级触发器的状态转移方程为：Q1=Q1+(Qi-1…Q1·Q0·1），i=(0,1,…,n-1)从低位开始分别为：Q0=Q0+1Q1=Q1+Q0Q2=Q2+Q1Q0欲构成一个N模值的分频器（M≠

9、2n），应先选择二进制计数器的位数n,n的选择应满足：2n-1<M≤2n如M=6，则选n=3，模数为23计数器的方程如下：Q0=Q0Q1=Q1+Q0Q2=Q2+Q1Q0如果要采用反馈置零法将模为2n的计数器改变模M计数器，则可选择数M-1作为反馈的码F。对上例中的M-6，可选用M-1=5，即101作为反馈码，因而有：F=Q2Q1Q0这样将上面模8计数器的方程改为下面形式即可实现模6计数：Q0=FQ0Q1=F(Q1+Q0)Q2=F(Q2+Q1Q0)显然，采用此法设