数字电子技术第三章79584

《数字电子技术第三章79584》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章组合逻辑电路内容提要1.了解组合逻辑电路的特点、功能、表示方法和分类2.重点掌握组合逻辑电路的基本分析方法和设计方法及典型电路概述一、组合电路的特点=F0（I0、I1…,In-1）=F1（I0、I1…,In-1）=F1（I0、I1…,In-1）1.逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路3.1.1组合电路的基本分析方法一

2、、分析步骤分析的目的：(1)确定输入变量不同取值时功能是否满足要求；(3)得到输出函数的标准与或表达式，以便用MSI、LSI实现；(4)得到其功能的逻辑描述，以便用于包括该电路的系统分析。(2)变换电路的结构形式(如：与或与非-与非)；逻辑图逻辑表达式化简真值表说明功能3.1组合电路的分析方法和设计方法二、分析举例[例]分析图中所示电路的逻辑功能表达式真值表ABCY000001010011ABCY10010111011111000000功能判断输入信号极性是否相同的电路—符合电路ABC&&≥1[解][例3.1

3、.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDY[解]1.逐级写输出函数的逻辑表达式WX&&&&&&&&&&&&ABCDYWX2.化简3.列真值表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功能说明：当输入四位代码中1的个数为奇数时输出为1，为偶数时输出为0—检奇电路。一、设计步骤逻辑抽象列真值表写表达式化简或变

4、换画逻辑图逻辑抽象：1.根据因果关系确定输入、输出变量2.状态赋值—用0和1表示信号的不同状态3.根据功能要求列出真值表根据所用元器件(分立元件或集成芯片)的情况将函数式进行化简或变换。化简或变换：3.1.2组合电路的基本设计方法（1）设定变量：二、设计举例[例3.1.2]设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。[解]输入A、B、C，输出Y（2）状态赋值：A、B、C：0表示输入信号为低电平Y：0表示输入信号中多数为低电平1.逻辑抽象A、B、C：1表示输入信号为高电平Y：1表示输入信

5、号中多数为高电平2.列真值表ABCY000001010011100101110111000101113.写输出表达式并化简最简与或式最简与非-与非式4.画逻辑图—用与门和或门实现ABYC&&≥1&—用与非门实现&[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解]1.逻辑抽象输入变量：1--亮0--灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1--有0--无列真值表RYGZ0000010100111001011101

6、11100101112.卡诺图化简RYG0100011110111113.画逻辑图&1&&&11≥1RGYZP147例3.1.3自己看真值表SABCSABCYY00000001001000110100010101100111100010011010101111001101111011110000000000001111可得到其表达式：P147例3.1.33.2.1加法器一、半加器和全加器1.半加器（HalfAdder）两个1位二进制数相加不考虑低位进位。0001101100101001真值表函数式Ai+Bi=

7、Si(和)Ci(进位)3.2加法器和数值比较器逻辑图曾用符号国标符号半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式2.全加器（FullAdder）两个1位二进制数相加，考虑低位进位。Ai+Bi+Ci-1(低位进位)=Si(和)Ci(向高位进位)1011---A1110---B+---低位进位100101111真值表标准与或式ABCi-1000001010011100101110111SiCiABCi-1SiCi0010100110010111---S高位

8、进位←0卡诺图全加器（FullAdder）ABC01000111101111SiABC01000111101111Ci圈“0”最简与或式圈“1”逻辑图(a)用与门、或门和非门实现曾用符号国标符号ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥1111AiSiCiBiCi-1≥1(b)用与或非门和非门实现&≥1&≥1111CiSiAiBiCi-13.集成全加器TTL：74