引言 直接数字频率合成(direct digital frequency synt

《引言 直接数字频率合成(direct digital frequency synt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、引言直接数字频率合成(DirectDigitalFrequencySynt引言　　　　直接数字频率合成(DirectDigitalFrequencySynthesis)是一种以奈奎斯特采样定理及数字信号处理为基础，从相位概念出发的全数字频率合成方法。实现DDS功能可用专用的DDS芯片，也可利用高性能的现场可编程门阵列(FieldProgrammableGateArray)。与前者相比，后者具有设计简单，开发灵活，应用成本低等优点。本文以FPGA为基础，设计DDS信号发生器。设计目标：输出频率范围1Hz~1MHz，频率可调，输出频率精度大

2、于0.1%，输出频率峰峰值为5V。　　　　1DDS基本原理　　　　由奈奎斯特采样定理可知，当采样频率大于被采样信号最高频率的2倍时，通过采样得到的数字信号可完整的还原被采样信号。基于奈奎斯特采样定理，系统首先对需要产生的信号进行采样，量化后存入数据存储器。在参考时钟作用下，相位累加器按照预先设定的频率控制器进行地址累加，此地址即为信号在数据表中对应地址。根据地址从数据表中依次读取数据，产生数字化的信号，此信号通过D/A转换和低通滤波等处理即可变成所需模拟信号[3]。　　　　下面以正弦波信号的产生为例说明DDS的工作原理。假设某一频率的正

3、弦信号可表示为　　v(t)=Asin(位相位累加器就决定了波形存储器所需存储空间为N*2M位。当M=32，N=8时，则需要4096M的存储空间，可见，必须对波形存储器进行优化，提高其利用率。在相位累加器的优化中，已经利用最后一级寄存器对输出地址进行了截位处理，但这还远远不够。因此，还必须利用正弦波的对称性对波形存储器进行进一步优化[4]。其优化结构图如所示。　　图中，相位累加器的输出地址的最高位连接到相位转换器，相位转换器根据输出地址最高位值判断波形处于前半个周期（0~π）还是后半个周期（π~2π）。而地址转换器通过输

4、出地址的次高位值判断波形是上升（0~π/2）还是下降（π/2~π）。从优化方式可知，经过优化后的波形存储器所需空间仅为以前的1/4。　　　　3.3按键模块的优化　　在频率调整的过程中，键盘是必不可少的。但是，键盘的动作极有可能产生毛刺，由于DDS系统的频率较高，毛刺可能带来系统的误操作。因此，在按键操作时需要加入按键去抖模块，以提高按键输入的灵敏度。按键去抖模块部分程序如下：　　parameterTIME=10;//设置去抖时间为10ms　　clk)　　if(key_in!=4’hf)if(scan==TIME)//有

5、键按下10ms后读健　　beginkey_en<=1’b1;scan<=1’b0;end　　else　　beginkey_en<=1’b0;scan<=scan+1’b1;end　　else　　begin　　if(scan!=0)scan<=scan–1’b1;　　elsebeginscan<=scan;　　key_en<=1’b0;　　endend　　　　4系统测试　　　　在系统构建完成后，用示波器观察输出波形。经测量，信号发生器输出频率峰峰值稳定在5V左右，输出频率范围满足设计要

6、求。现测量7组数据，每组数据测量5次，测试数据如下所示。　　测试结果表明，系统基本满足预先设计要求，但在低频时系统精度不甚理想。分析其原因，有可能是在相位累加器地址截位处理时截取位数过多所致。在系统完善过程中可通过减少截位位数，也可提高信号的采样深度进一步提高系统的精度。　　　　5结束语　　　　本文介绍了直接数字频率合成器的基本工作原理，并在此基础上利用FPGA平台实现了直接数字频率合成器的设计。系统中除了D/A转换器和低通滤波器外，其他电路都集成在FPGA中。该方案简化了系统的设计难度，用户可根据自身信号需要更改FPGA中的程序，更加

7、灵活的设计直接数字频率合成器。中国网提供大量免费硕士,如有业务需求请咨询网站客服人员！