基于32位开源cpu的soc系统设计

《基于32位开源cpu的soc系统设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于32位开源CPU的SOC系统设计本文首先对32位开源CPU(OR1K)进行了介绍，然后对基于此CPU的SOC（SystemOnChip）片上系统设计、仿真、调试进行了介绍。SOC系统采用的总线是开源的7和ARM9之间。1开源CPU简介　　CPU和操作系统是现代计算机系统的两大基石，CPU设计技术的水平是集成电路技术发展的标志之一。CPU分为商业CPU和开源CPU两类，商业CPU是由专业公司开发、维护，具有功能强大、运行稳定、充分的技术支持等优点，但商业CPU源码是不开放的，使用者无法对其源代码进行深入理解和研究，而且其使用成本很高，用户

2、的每一块终端产品都要向CPU产权拥有者上交一定的版税。　　开源CPU是对商业CPU的有益补充，开源CPU将源代码公之于众，使用者都可以通过互联X免费得到它的源代码进行研究和二次开发，开源CPU如果有设计上的缺陷也能及时被使用者发现并及时更新。但开源CPU也有它的缺点，设计不成熟、稳定性差、没有及时的技术支持等都阻碍了它的进一步应用，特别是在要求高可靠性的应用领域。开源CPU的出现为我国科研人员研发具有自主知识产权的CPU创造了条件。　　OpenRISC1200处理器，简称OR1K，是由OpenCores负责维护的基于GPL协议的32位开源处

3、理器，和其他开源CPU相比，它技术成熟，性能稳定，经过了FPGA和实际流片验证，具有完整的文档支持，其性能介于ARM7和ARM9之间，能够满足大部分嵌入式应用。OR1K使用开放性的模块，通用异步串行通讯（UART）模块，以及用于存储程序的基于SPI接口的串行FLASH控制器模块。　　系统中的aster设备和16个MU（存储器管理单元）；　　（4）可编程的中断管理器；　　（5）Tick定时器（TickTimer）；　　（6）电源管理单元；　　（7）调试单元。2.3CU与各种外围设备之间以串行方式进行同步通信以交换信息。SPI以主从模式工作，在

4、一个SPI系统中只能有一个主设备，可以有多个从设备。同步时钟信号有主设备发出。在本系统中，SPI控制器是具有标准p）波形文件，以及控制仿真过程等。　　SOC仿真的过程包括运行仿真软件得到仿真结果和波形文件，检查仿真结果和波形文件是否和设计一致，如果仿真出现错误，就要进行调试（debug），修改设计代码，重新跑仿真、检查结果。直至得到正确的仿真结果。3.2SOC系统模拟仿真　　本系统采用的仿真工具是开源的iverilog（IcarusVerilog），iverilog是verilog仿真器和综合器，本系统中我们只用它的仿真器功能。Iveril

5、og提供命令行的编译模式和文本界面输出，编译后会输出一个以.out为后缀的文件，然后直接运行这个输出文件就能得到仿真结果和仿真波形。Iverilog在Linux下运行的界面如图四所示。图四Iverilog运行界面3.3仿真波形查看和代码调试　　验证设计的正确与否主要是检查输出的波形是否和设计的初衷一致。VCD格式的文件是仿真工具输出的标准波形文件，它用来记录仿真过程中信号的变化，通过检查波形文件可以查看任何一个信号在任何时间点的值。本系统使用gtkpret..opencores.org[4]-on-Chip(SoC)Interconnect

6、ionArchitectureforPortableIPCores，.opencores.org