129953735513437500数字电子技术复习

129953735513437500数字电子技术复习

ID:24369365

大小:3.17 MB

页数:64页

时间:2018-11-13

129953735513437500数字电子技术复习_第1页
129953735513437500数字电子技术复习_第2页
129953735513437500数字电子技术复习_第3页
129953735513437500数字电子技术复习_第4页
129953735513437500数字电子技术复习_第5页
资源描述:

《129953735513437500数字电子技术复习》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、数字电子技术 复习1、基本逻辑门一、小规模集成逻辑电路(SSI)2、复合逻辑门&≥11ABFABFAFF&ABF≥1ABF≥1&ABCDE3、特殊逻辑门功能表1)OC门2)三态门C=1时,Vo=Vi,门开C=0时,Vo≠Vi,门关3)传输门RL4)OC门“线与”5)三态门共用总线二、逻辑代数和卡诺图1、吸收律(1)原变量的吸收A+AB=A(2)反变量的吸收(3)混合变量的吸收逻辑代数的引入目的是什么?是表达逻辑电路和对它进行各种运算!2、反演律(德摩根律)3、逻辑代数的三个基本规则(1)代入规则B(A+C)=BA+BCB[(

2、A+D)+C]=B(A+D)+BC(2)对偶规则例:F=A·(B+C)则对偶式Fˊ=A+B·C·<——>+1<——>0+<——>·0<——>1FF’(3)反演规则FF·<——>+1<——>0+<——>·0<——>1Z<——>Z(1)逻辑函数最常用的四种类型与-或式、与非-与非式、与或非式、或非-或非式。4、逻辑函数的变换与化简例:转换成与-或-非式解:逻辑代数化简的缺点:1、表达式是否已经化到最简有时难以判定。2、最简式可能不惟一,那么有几个不同的最简式?不易确定。解决的最好的办法之一:卡诺图法!五变量最小项的性质:例:化简

3、F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A111111111添卡诺图技巧!化简后:二、组合逻辑电路分析与设计小规模集成(SSI)、中规模集成(MSI)电路图逻辑表达式结论组合逻辑电路:输出仅于现时的输入有关任务要求电路实现逻辑描述逻辑化简1)分析过程2)设计过程3)电路形式三、组合逻辑电路(MSI)1、编码器和优先编码器148真值表和逻辑符号优先级别:I7、I6~I0逐级下降。2译码器和数据分配器1)2-4线译码器74LS1392)3-

4、8线译码器74LS138例、用74LS138设计一个1位二进制全加器(1)真值表(2)表达式输入输出AiBiCi-1SiCi0000000110010100110110010101011100111111(3)电路实现3-8线译码器应用举例3-8线译码器应用举例例3、用74LS138设计一个数据分配器令G1=1,G2B=0,则3)显示译码器例1、显示译码器74LS48(1)真值表(2)显示(3)消隐、灯测试74LS48一位七段显示电路多位显示时多余“0”的消隐3数据选择器(MUX,多路开关)从一组数据中选择一路信号进行传输的

5、电路,称为数据选择器。8-1MUX示意控制信号输入信号输出信号例、8-1MUX74LS151(2)真值表(1)引脚(3)表达式应用电路举例例1、MUX作为函数发生器令:D1=D2=D4=D7=1,D0=D3=D5=D6=S=0,则有4数值比较器5半加器和全加器6多位数加法器、减法器的实现带超前进位的四位数加法器—74LS283等等。四、时序逻辑电路1、触发器1)基本RS触发器2)同步RS触发器2)主从JK触发器3)边沿D触发器特征方程特征方程2时序逻辑电路的分析方法分析步骤:1.根据电路写驱动方程;2.将驱动方程代入特性方程

6、得到状态方程;3.写出输出方程;4.列出状态表;5.画出状态图得到逻辑功能;*6.画出时序图(波形图);7.文字描述功能。例试分析下图所示时序逻辑电路的功能解:该电路为Mealy型同步时序逻辑电路。(1)写驱动方程:(2)写状态方程(驱动方程代入特性方程):(3)写输出方程(4)由状态方程和输出方程可列出状态转换表(5)由状态表画出状态转换图:X/ZX/Z(6)画时序图:(7)该电路是一个四进制可逆计数器。X=0,为加计数;X=1,为减计数。(8)EWB仿真减计数加计数3时序逻辑电路的设计方法设计步骤:1.对逻辑功能进行分析

7、,画出原始状态图;2.列出状态表并进行状态化简;3.状态分配(编码);4.选定触发器,求驱动方程和输出方程;5.画出逻辑电路图;6.检查电路能否自起动。例1、设计一个110序列检测器,当电路测试到该序列时输出为“1”,否则为“0”。同步时序逻辑电路设计序列检测器XCPZX:0101100111011001010110…X:0101100111001001010110…Z:0000010000100000000001…解:1、分析逻辑并化出原始状态转换图SaSbScSd0/01/00/01/01/00/10/01/0原始状态转

8、换图X/Z现态次态/输出X=0X=1SaSa/0Sb/0SbSa/0Sc/0ScSd/1Sc/0SdSa/0Sb/02、列状态表并化简I、状态化简(1)等效状态输出相同,次态相同现态次态/输出X=0X=1SaSa/0Sb/0SbSa/0Sc/0ScSd/1Sc/0SdSa/0Sb/0Sa和

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。