欢迎来到天天文库
浏览记录
ID:24171156
大小:49.00 KB
页数:4页
时间:2018-11-12
《dds芯片ad9832的原理及应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、DDS芯片AD9832的原理及应用
2、第1其输出频率fout与时钟频率fclk及频率控制码决定的相位增量Δphase有关。可用下式算出:fout=(Δphase/2N)fclk式中,N是相位累加器的比特数。根据采样定理,DDS的最高输出频率应小于fclk/2,而实际只能达到40%fclk。DDS的最小频率分辨率可由下式给出:Δfmin=fclk/2N因此,只要N足够大,即累加器的位数具有足够的长度,以能得以所需的频率分辨率。2AD9832芯片介绍2.1AD9832的内部结构AD9832是AD公司生产的一款完整的DDS芯片,它的最高时钟频率可达
3、25MHz。其内部的功能结构图如图2所示。AD9832主要由数控振荡器(NCO)和相位调制器、正弦查询表以及一个10位数模转换器(DAC)组成。其中数控振荡器和相位调制器部分包含两个32位的频率寄存器、一个32位的相位累加器和四个12位的相位寄存器。2.2AD9832的引脚功能AD9832的主要端口分为数据及控制端口、电源端口以及参考和输出信号端口几部分。这些端口引脚的功能如下:MCLK:数字时钟输入端,该时钟决定了DDS的输出频率精度和相位噪声。SCLK:串行时钟信号,数据在SCLK的每一个下降沿写入AD9832。SDATA:16位串行数
4、据输入端。FSYNC:数据同步信号输入端,当它为低电平时,表示正在输入一个新字。500)this.style.ouseg(this)">FSELECT:频率选择控制器。AD9832有两个频率寄存器FREQ0和FREQ1。当FSELECT=0时,选择FREQ0;当FSELECT=1时,选择FREQ1。可以使用管脚FSELECT或位FSELECT来控制选择使用哪一个寄存器,当使用位FSELECT进行选择时,管脚FSELECT应与DGND相接。PSEL0,PSEL1:相位选择控制端。AD9832有四个相位寄存器PHASE0、PHASE1、PHAS
5、E2和PHASE3。当PSEL0和PSEL1为00时,选择PHASE0;为10时,选择PHASE1;当为01时,选择PHASE2;为11时,选择PHASE3。同样可以用管脚PSEL0,PSEL1或位PSEL0,PSEL1来控制选择使用哪一个寄存器。当使用位PSEL0,PSEL1时,应将管脚PSEL0,PSEL1接DGND。DVDD:数字电源端(5V±10%或3.3V±10%)。该端口与DGND之间可接0.1μF的去耦电容。DGND:数字地。AGND:模拟地。AVDD:模拟电源端(5V±10%或3.3V±10%)该端与AGND之间可接0.1μ
6、F的去耦电容。FSADJUST:D/A转换器的满刻度调整端。它与AGND之间需接一个电阻,D/A转换器的满刻度输出电流值与此电阻的大小有关。REFIN:参考电压输入端。REFOUT:参考电压输出端。IOUT:高阻抗电流源输出,使用时必须通过一个负载电阻才能与AGND相连。P:内部参考放大器的补偿端。3AD9832在高频测试仪中的应用高频测试仪是针对电力线载波通道高频参数测试的设备,一般用在发电厂、变电站等场所对高频通道设备的高频参数进行测试。目前广泛使用的测试装置是电平振荡器和选频电平表,两者配合可完成测试工作。笔者将直接数字频率合成技术引
7、入其中,并采用DSP芯片作为微控制器设计了一台集电平振荡器和选频电平表于一体的智能化的高频测试仪。其工作原理是将模拟输入信号经过高速采样,然后利用DSP的数字信号处理功能通过软件编程算法来实现频率和电平的测量,从而实现选频电平表的功能。而AD9832和D/A转换芯片构成的可控信号源则可实现电平振荡器的功能,其原理图如图3所示。500)this.style.ouseg(this)">当DSP向AD9832写入命令后,AD9832将产生所需频率的正弦或调频调幅信号,其输出经低通滤波后送入D/A转换器的参考源输入端以实现输出信号的幅度。这一信号经
8、放大后可以得到一个频率和幅度均可控的正弦波信号,而反馈回路则可确保输出值为设定值。AD9832有串口和DSP相连,SCLK、SDATA和FSYNC三个管脚用来向AD9832写入数据和控制字。当FSYNC=0时,表示正向AD9832写入一个新字,并将在下一个SCLK的下降沿读入第一位,其余的位在随后的SCLK的下降沿读入,经过16个SCLK下降沿后,置FSYNC=1。在写频率/相位寄存器时,前4位用来判断哪一个目标寄存器,紧接着的4位用来放目标寄存器地址,而低8位所放的则是写入寄存器的数据。AD9832采用32个累加器,其输出的数据在进入正弦
9、查询表之间被截断为12位,然后经内部集成的10位DAC产生模拟信号输出。其输出值为fout=FREG×fMclk/232,其中FPEG为所选择的频率寄存器中所装入的值。4结束语D
此文档下载收益归作者所有