欢迎来到天天文库
浏览记录
ID:23973691
大小:49.50 KB
页数:4页
时间:2018-11-12
《动态局部重构可用性探究》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、动态局部重构可用性探究:随着计算机技术的飞速发展,硬件可靠性和软可用性面临着严峻的威胁,系统容错设计也成为学者的研究热点之一。介绍可重构系统的基本概念和FPGA的动态局部重构特性,论证可重构系统,尤其是支持动态局部重构的FPGA,是开发和实现系统容错设计的最佳平台。 关键词:FPGA;可重构系统;动态重构;局部重构 :TA:A:1671-7597(2011)0310187-01 1基于SRAM的FPGA结构介绍 基于SRAM的FPGA主要包含三类资源:可配置逻辑块(CLB)、输入输出缓冲(IOB)和互联X格(Interc
2、onnectionGrid),部分FPGA同时内嵌RAM或者一些常用的硬核模块。基于SRAM的FPGA根据其资源组织结构可以分为三类:晶格结构(Cell-based)、岛式结构(Island-style)和层次结构,其主要区别在于:逻辑单元能够实现的逻辑功能的多少,互联X络的组织结构。 在晶格结构中,每个CLB仅包含数个两输入基本逻辑门,如NAND、XOR等。CLB之间的数据传输通常通过相邻CLB之间的布线通道完成,很少有跨越多个CLB互联线资源。这种互联结构适合实现规整的电路结构,如二维滤波矩阵,但对于不规则电路,其效率很低。这
3、种结构的典型代表是Atmel公司的FPGA。 岛式结构又称平面结构,是科研人员常用的可编程器件模型。岛式结构中,每个CLB包含数个查找表(LookupTable,LUT)和其他附加逻辑电路,可以完成组合逻辑和同步时序逻辑电路功能。互联X格包括了不同跨度的连线:短线资源丰富,较为灵活,但构成较长互联路径时需要通过多个开关盒(SeRecon Figuration)模型。 在单上下文模型中,FPGA配置数据缓存的结构类似移位寄存器,配置数据必须按顺序依次存取,因此只能实现全局重构。这意味着即使只需要修改FPGA的一小部分配置,也不得
4、不重写整个芯片的配置。对于运行时重构来说,单上下文模型带来的开销过大,目前只有AlteraFPGA芯片仍在沿用。 多上下文模型是对单上下文模型的改进,其主要思路是准备多个配置文件存储在不同的地址中,未激活的配置文件可随时被重写而不干扰系统运行,同时也降低了系统重构时隙。 在PRTR模型中,FPGA配置数据缓存的结构类似RAM,可以根据其行列地址随机存取任意的数据单元,修改指定位置的硬件配置,因此可以支持动态局部重构,目前在Xilinx和AtmelFPGA中广泛应用。 XilinxFPGA支持两种动态局部重构模式:基于模块(Mo
5、dule-based)的重构和基于差异(Difference-based)的重构。 Xilinx提供的总线宏由三态缓冲器(TBUF)及长线连接而成,允许信息的半双工传递,每一位数据使用一个TBUF和一根贯穿整个器件的长线。以VirtexII器件为例,FPGA的每一行支持一个4比特的总线宏。总线宏的位置精确的跨骑在模块A和模块B之间,其中四栅三态缓冲器在A内,另外四栅三态缓冲器在B内。两个模块之间的通信就是通过带有三台缓冲器的长线来保证的。总线宏允许从模块A到模块B或者相反方向的数据传输,但对于某一个特定设计,数据传输的方向是确定的
6、。总线宏的数量受FPGA中水平方向上可用的长线资源的数量限制。 3动态局部重构应用于可靠系统 芯片级或者板级的容错设计需要一块额外电路板或芯片,在系统的成本、面积、功耗方面都会造成很大的代价。而FPGA具有丰富的逻辑资源和良好的可编程、可重构特性,利用其空闲逻辑资源进行片内的冗余容错设计以提高系统可靠性,在硬件资源冗余度上有着巨大优势。基于SRAM的FPGA的岛式结构具有逻辑资源可编程、互联结构可编程和IO接口可编程的多重可编程特性,是通过冗余容错设计实现可靠系统的最佳硬件平台。XilinxFPGA的动态局部重构特性能够显著降低
7、FPGA的配置数据量和重构时隙,将其应用到冗余容错设计当中,可以同时节省系统的存储器空间、系统配置时间和配置数据通道位宽,因此局部可重构FPGA是高可靠性系统的最佳实现平台。
此文档下载收益归作者所有