数电实验报告实验五计数器的设计

《数电实验报告实验五计数器的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验五计数器的设计姓名：学号：班级：院系：指导老师:2016年目录实验目的：2实验器件与仪器：2实验原理：3实验内容：4实验过程：5实验总结：9实验：计数器的设计实验目的：熟悉j-K触发器的逻辑功能，掌握PK触发器构成异步计数器和同步计数器。实验器件与仪器：1.实验箱、万用表、示波器1.74LS73、74LS00、74LS20实验原理:本实验米用集成j-K触发器74LS73构成时序电路。其符号、功能、特性方程和状态转换图见下图符号:表达式：Qn+1=JQ^+KQ"JKflt发器功能表:O>JK(711000001q1保持1000滴10110零1100111011位11101翻11110转状态转

2、换主从结构的j-K触发器在结构和制造工艺的要求尚有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路中往往认为输入端悬空就相当于接了高电平，在短时间内的实验期间不会出错。但在」-K触发器中，凡是要求接“1”的，一定要接高电平，不能悬空，否则会出现错误的翻转。触发器的两个输出的负载过分悬殊，也会出现误翻。」-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的淸零端子。状态分配下面简要介绍时序逻辑电路的设计步骤如下图所示。

3、设计要求职始状态⑼E>以的状态阳==>化简I检査电路能否自启I1iwj电路閔J选触发器，求时钟、

4、输出、状态、驱动方程图（二）实验内容：1.用j-K

5、触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形。2.用j-K触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输入的波形。3.用j-K触发器和门电路设计一个具有置零、保持、左移、右移，并行送数功能（详见实验四表二）的二进制四位计数器模仿74LS194功能（在proteus实现，选做）4.用W触发器和门电路设计一个特殊的12进制同步计数器，其十进制的状态转换图为：1.考虑增加一个控制变景D,当D=0时，计数器按内容4方式（顺时针）运行，当D=1时无论计数器当前处于什么状态，计数器按内容4的反方向（逆时针）运行。（proteus仿真，选做）实验过程:1.如下图为用」-

6、K触发器设计的16进制异步计数器的连接方式和时序图la)CLKHIGH爆IIIIIIIIIIII庸Irl1•I慮疆■IIII穆II-J按上图的连接方式连接j-K触发器，用示波器观察CP、QO、Q1、Q2、Q3的波形2.如下图为用j-K触发器设计的16进制同步计数器的链接额方式和时序一_啪1JQE>jpjJlJUyLMOJVUVUUk■龜龜**蠢齒lllltllI耆按上图的连接方式连接j-K触发器，用示波器观察CP、QO、Q1、Q2>Q3的波形一i»».■no*.KJjIK,A•也BJla.r**W-■ee••搴SSmmTJfc大價霣was¥5i=Wl8*"*.Ww*M-■pB*Q3Q2Q1QO

7、Q3，Q2’Ql’QO’000100100010001100110100010001010101011001100111011110001000100110011010101010111011110011000001CLR2=CLR3=Q3*Q2*QO用示波器观察CP、QO、Ql、Q2、Q3的波形GOLMSO2202ADIGItaiosminonnocr…（划线之后为〃0001〃）实验总结:1.事先预习使实验进行得更加顺利。2.J-K触发器要接〃1〃的脚不能悬空，否则会出现错误翻转。