蓝牙收发芯片rf2968的原理及应用

《蓝牙收发芯片rf2968的原理及应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、蓝牙收发芯片RF2968的原理及应用

2、第1...关键词：蓝牙无线发射无线接收FSK1概述RF2968是为低成本的蓝牙应用而设计的单片收发集成电路，RF频率范围2400～2500MHz，RF信道79个，步长1MHz，数据速率1MHz，频偏140～175kHz，输出功率4dBm，接收灵敏度-85dBm，电源电压3V，发射消耗电流59mA，接收电流消耗49mA，休眠模式电流消耗250μA。芯片提供给全功能的FSK收发功能，中频和解调部分不需要滤波器或鉴频器，具有镜像抑制前端、集成振荡器电路、可高度编程的

3、合成等电路。自动校准的接收和发射IF电路能优化连接的性能，并消除人为的变化。RF2968可应用在蓝牙GSM/GPRS/EDGE蜂窝、无绳、蓝牙无线局域网、电池供电的便携设备等系统中。2引脚功能集成电路采用32脚的塑料LCC形式封装，各引脚功能如下：VCC1：给VCO（压控振荡器）倍频和LO（本机振荡器）放大器电路提供电压。VCC2：给RX（接收）混频器、TXPA（发射功率放大器）和LNA（低噪声放大器）偏置电路提供电压。TXOUT：发射机输出。当发射工作时，TXOUT输出阻抗是50Ω；当发射机不工

4、作时，TXOUT为高阻态。因为这个引脚是直流偏置，所以需外接1个耦合电容。RXIN：接收机输入。当接收机工作时，RXIN输入阻抗是低阻态；接收机不工作时，RXIN为高阻态。芯片内用1个内部串联电感来调节输入阻抗。VCC3：给RX输入级（LNA）提供电压。VCC4：给TX混频器、LO放大器、LNA和RX混频器的偏置电路提供电压。LPO：低功耗模式的低频时钟输出。在休眠模式中，这个引脚能给基带提供一个3.2kHz或32kHz、占空比为50%的时钟。在其它工作方式没有输出。DVDDH：给RXIFVGA（

5、接收中频电压增益放大器）电路提供电压。IREF：外部接1个精密电阻以产生恒定的基准电流。VCC5：给模拟中频电路提供电压。D1：这是为时钟恢复电路提供的电荷泵输出。外接1个RC网络到地以确定PLL的带宽。BPKTCTL：在发射模式时，这个脚作为启动PA级的选通脉冲；在接收模式时，基带控制器可以有选择地使用这个引脚来给同步字的检测发信号。BDATA1：输入信号到发射机/接收机的数据输出。输入的数据是速率为1MHz的没有被滤波的数据。这个引脚是双向的，根据发射和接收模式转换为数据输入或数据输出。REC

6、CLK：恢复时钟输出。RECDATA：恢复数据输出。BXTLEN：功率控制电路的一部分，用来接通/关键芯片的“休眠”模式。在电路从“OFF”状态上电之后，当低功耗时钟不工作时，BRCLK被BXTLEN的状态控制（上电期间，BRCLK先写BXTLEN激活且被设为高电平，以进入空闲状态）。BPCLK：基准时钟输出。这是由晶振决定的基准时钟，频率范围为10～40MHz，典型值为13MHz。电路上电时，BRCLK在基带控制器将BXTLEN设为高电平之前激活。电路进入空闲状态后，当低功耗时钟不工作时，BRC

7、LK由BXTLEN的状态控制。OSCO：与19脚相同。OSCI：OSC脚可通过负反馈的方式来产生基准时钟。在SOCI到OSCO之间连接1个并联的晶振和电阻，以提供反馈通道和确定谐振频率。每一个OSC脚都接1个旁路电容来提供合适的晶振负载。如果用1个外部的基准频率，那就要通过1个隔直电容来连接到OSCI，并且用1个470kΩ的电阻将OSCO和OSCI连接起来。BnDEN：锁存输入到串行端口的数据。数据在BnDEN的上升沿被锁存。BDDATA：串行数据通道。读/写数据通过这个引脚送入/输出到芯片上的移

8、位寄存器。读取的数据在BDCLK的上升沿被传送，写数据在BDCLK的下降沿被传送。BDCLK：串行端口的输入时钟。这个引脚被用来将时钟信号输入到串行端口。要使得跳变频率的编程时间最短时，建议使用10～20MHz的BRCLK频率。BnPHz、11MHz、12MHz、13MHz或20MHz的基准时钟频率，并能支持这些频率的2倍基准时钟。时钟可由外部基准时钟通过隔直电容直接送到OSC1脚。如果没有外部基准时钟，可以用晶振和2个电容组成基准振荡电路。无论是外部或内部产生的基准频率，使用1个连接在OSC1和

9、OSC2之间的电阻来提供合适的偏置。基准频率的频率公差须为20×10-6或更好，以保证最大允许的系统频率偏差保持在RF2968的解调带宽之内。LPO脚用3.2kHz或32kHz的低功率方式时钟给休眠模式下的基带设备提供低频时钟。考虑到最小的休眠模式功率消耗，并灵活选择基准时钟频率，可选用12MHz的基准时钟。接收机用低中频结构，使得外部元件最少。RF信号向下变频到1MHz，使中频滤波器可以植入到芯片中。解调数据在BDATA1脚输出，进一步的数据处理用基带PLL数据和时钟恢复电容完成