基于32nm+cmos工艺的互连线串扰及延时的分析与优化

《基于32nm+cmos工艺的互连线串扰及延时的分析与优化》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第一章绪论其它low-K介质材料来减少互连延迟，但是互连线的延迟仍是影响芯片性能的关[1]键因素。图1-1互连线与门延迟预测图除此之外，线间距持续不断的减少再加上互连线A/R比的增大都直接导致了耦合电容的急剧增加，成为影响互连电容不可忽视的因素。当制造工艺进入到超深亚微米级，影响互连电感的时钟频率、互连长度以及信号边沿速率都使得电感效应开始显现。尤其是铜导线的大量使用，互连电阻的减小致使自电感开始成为影响时钟网络和信号总阻抗的重要因素，有效电流回路也随着互连线长度的增加而增大，使得互电感也因为有效回路的增大而不能再被忽略。相

2、邻互连线之间的串扰噪声也随着耦合电容与电感的增加而成倍增加。传输信号的逻辑性会因为足够大的串扰噪声的影响而发生错误，使得芯片工作在错误的逻辑上。高速高密度集成电路也会因为亚阈值漏电流而损耗更多的额外功率。对纳米级集成电路的信号完整性造成严重威胁的耦合容性噪声和耦合感性噪声，是互连设计中必须着重考虑的因素之一。现代集成电路技术中，虽然一般都是通过减小互连线的寄生电容和寄生电阻来达到减小互连延迟的目的，但是随着技术的不断进步，这并不能够满足芯片对于减小互连延迟以提高芯片性能的要求，现在已经开始从别的方面去研究如何减小互连延迟，例

3、如，采用新型的信号传输模式，譬如电流传输模式，电压低摆幅；[2]或者采用新型的信号传输信道，如采用光导材料互连替代传统金属互连。2第一章绪论1.2本文的基本框架本文主要是研究如何对纳米级工艺下的集成电路互连线进行建模，从多角度分析影响互连系统性能的因素。主要包括以下四个方面，第一个方面是建立相关的互连线的基本参数模型，其中包括电阻模型、电容模型和电感模型；第二个方面是在提取出相关互连参数的基础上对互连线进行建模，根据相关模型分析影响互连性能的参数并介绍新的互连线模型；第三个方面是根据相关模型估算互连时延并据此优化互连尺寸；第

4、四个方面，从输入信号的角度来分析容性和感性耦合对互连线延时的影响。互连线基本参数是建立相关模型，估算串扰和延时的前提，本论文的第二章对如何准确提取互连电容、互连电阻和互连电感做了详细的分析。在进行互连系统设计时必须需要有较为精确的互连模型，由这个模型模拟的结果对互连线的尺寸进行合理的优化。所以在本文第三章介绍了互连线的相关串扰模型，从最初的仅有电阻和电容的模型到后来需要考虑电感的模型，介绍了一种比较实用的纳米级CMOS分布式互连线RLC串扰模型，并在这章的最后提出较为先进的传输线模型并通过与HSPICE的仿真结果相比较来验证

5、该模型的精确度与计算效率。对于纳米级工艺下的互连线设计，需要着重的考虑互连延迟，因此必须要建立能有效得估算互连延迟的模型。在本文的第四章介绍了与互连延迟相关的模型并叙述了模型的发展过程，并在本章的最后利用模型对32nmCMOS工艺下和互连线进行模拟，根据仿真结果对其工艺下的尺寸进行优化设计并给设计规则。互连线的互连延迟和串扰噪声不仅与互连线本身有关系，而且还和其输入信号有关，在本文的最后一章对输入信号如何影响互连延迟和串扰噪声做了详细的分析，其中包括开关因子法和ABCD矩阵模型，推导出不同开关信号模型下的串扰延时表达式。3第

6、二章互连线与互连建模第二章互连线与互连建模2.1基本互连线2.1.1互连线技术的发展与趋势半导体集成电路自发明以来，经历了飞速的发展。特征尺寸的不断减小和工作频率的不断提高，本征电阻R随着互连线横截面积的持续下降而逐渐增大，与此同时，寄生电容C也随着互连线间距的持续下降而逐渐增大，这也同时使得其时间常数RC极大的增加，当芯片工作频率到达GHz以后，互连线之间的寄生电感L进一步加剧了互连线的互连延迟，此时，限制芯片速度的主要原因已经从门延迟转换为互连延迟。研究人员也将开始重视这些效应，致力于研究如何减小他们，其方法包括使用新的

7、金属材料，研发新的介质材料等，这些都从根本上降低了RC延迟，提高了互连性能。但是输入信号频率的不断增加，当达到GHz级别时，传统的互连技术已经不能再满足集成电路对于性能的要求，这就[3]需要我们开发出来新的互连方法。2.1.1.1铝互连技术第一代互连技术是以铝为金属材料、二氧化硅为介质材料的铝互连技术。电阻率较低的铝以其工艺成熟、易沉积、易刻蚀等优势在互连技术中拥有主导地位。对于早期的集成电路，制造工艺基本上是铝互连。当集成电路发展到甚大规模集成电路时，特征尺寸进入到深亚微米阶段，铝互连技术已经不能再满足集成电路对于性能的要

8、求，主要原因是电阻的不断增大和电容的不断增大，延迟和串扰的加剧已经严重影响到电路的性能。就其根本原因则是由于变窄的互连线、变多的互连层数和不断减小的互连距离。同时飞速发展的集成电路在性能上需要得到保障，所以研究人员则在新的互连技术上来寻找解决问题的方法，因此，更加先进的互连技术也就因此诞生