嵌入式可配置risc核设计及验证

《嵌入式可配置risc核设计及验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要论文题目：嵌入式可配置RISC核的设计及验证学科名称：微电子学与固体电子学研究生：贾启祥指导教师：余宁梅教授签名：嵌入式系统对性能、成本、功耗和面积等有着严格的要求，可配置RISC核可以让设计人员根据目标算法对处理器进行优化配置，在不失可编程性的前提下，得到嵌入式特定应用的最佳处理器配置。本论文在分析嵌入式系统应用需求的基础上，设计开发了一款可配置RISC核。最小RISC核采用了四译码、双发射结构，具有63条基本指令、一个ALU和～个访存部件。可扩展结构包括高性能浮点部件、SIMD指令扩展、专用处理单元以及专用I／O接口等，用户

2、可以根据自己的需求对这些结构进行配置和扩展。采用VerilogHDL，完成了可配置RISC核基本结构和扩展功能部件的RTL设计、DC综合及时序分析。在SMIC0．13pm工艺条件下，最小RISC核的逻辑门数为2．76万门，时序分析结果表明，工作频率可达330MHz。将设计进行FPGA原型验证，在XilinxVirtex．6XC6VLX240T上实现，频率达200MHz，消耗LUT8375个。本论文采用的是VMM验证平台。该验证平台通过随机约束机制、自动对比机制及功能覆盖率自动采集机制，实现了验证过程的自动化。通过构造功能覆盖率模型，

3、使得测试尽可能的完善。通过分析覆盖率的收敛规律，实现功能验证的可视性，从而使得验证的结束条件变得直观。验证结果表明，这种层次化的验证平台使得整个验证环境更具灵活性和重用性，从而极大的提高验证的效率和验证的完备性，大大缩短了芯片的开发周期。关键词：嵌入式处理器；可配置RISC核；指令扩展；VMM；西安理工大学硕士学位论文．Abstract一—————————·———————————一——————————————————————一。Title：1DesignandverificationforEmbeddedConfigurable砒s

4、cc。reMajor：Micro．electronicsandSolidStateElectronicsName：QixiangJiaSupervisor：Prof．NingmeiYuAbstractEmbeddedsystemhaSstrictrequiramentsonperformance，c。st，powerandarea·c。nfigurableprocessoreanbec。nfiguredandextendedacc。rdingt。thespecmcalgorimm·Configurabr'---lepr。cess。r

5、hastheadVantage。fflexibility,shortdeVel。pmentcycles，andfasterprocessingspeed·ThisthesisdevelopsaconfigurableRISCcoreforembeddedapplication·Thebasearchitecturehasflourdecoders，dual．issueinstructionpipeline，63baseinstructions，1ALU，and1MEM．Theextensiblearchitectureinclude

6、shigh—performancefloating·pointexecutionunit，SIMDunit，specialpr。cessingunitandspecialI／0interface．Usercanc。nfiguretheunitst。meetthedemand·usingVeril。gHDL，RTLdesign，DCsynthesis，andtiminganalysisareperformed·ThebasearchitectureissynmesizedusingSMIC0．13gmCMOStechnology，an

7、dgivesafrequencYof330MHz，27．6Klogicgates．OnXilinxVirtex一6XC6VLX240Tboard，withthefrequencyof200MHz，needs8375LUlS·AfunctionalcoveragedrivenverificationplatformbasedonVMMisbuiltintheRTLverification．Theverificationprocessautomationisrealizedbyusingrandomgeneratlon，automati

8、ccomparisonandfunctionalcoverageautomaticcollectionsystem·Theresultsindicatethatthehierarchicalverificationplatformis