基站电源中同步电路的设计方法

基站电源中同步电路的设计方法

ID:23733071

大小:51.00 KB

页数:6页

时间:2018-11-10

基站电源中同步电路的设计方法_第1页
基站电源中同步电路的设计方法_第2页
基站电源中同步电路的设计方法_第3页
基站电源中同步电路的设计方法_第4页
基站电源中同步电路的设计方法_第5页
资源描述:

《基站电源中同步电路的设计方法》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基站电源中同步电路的设计方法

2、第11引言在通信电源中,有多路输出的电路常需要将各个输出信号同步,以满足控制的要求。将电源的各控制芯片同步到系统时钟,也可以减小噪声,改善电源的性能。另外,在多功率等级的电源中也需要同步,以避免各部分分别开通时产生的离散噪声。各部分同时开通就能同时产生共模噪声,这样就简化了尖峰功率的估算,还能估计到功率分布和损耗的情况,并能根据损耗做母线的电压补偿。所以,同步电路的设计是电源电路中一个不可忽视的重要环节。2同步电路的拓扑形式芯片可以通过RT/CT端直接连接外部时钟源来同步。芯片内部比较器的

3、高低两个门限决定时间电容CT的充放电过程,当CT开始其充电周期,P处于开通的状态,时间电容持续充电直到内部比较器的上限。一旦给出同步信号,放电电路激活,时间电容持续放电直到内部比较器的下限。在放电时P比较器无输出,这样P处于关断的状态。外部同步电平的高、低状态可以用数字量1或0来代表。芯片的同步端既可以作为同步信号输入端,也可以作为同步信号输出端。当没有同步端时,时间电路(CT)也可以由数字逻辑(0,5V)工作模式来取代模拟的工作模式。当用数字量来表示电平后,“开通时间”,“关断时间”,“占空比”和“频率”都可以用数字

4、脉冲来表示。如同步信号的逻辑低时间决定了P的开通时间,同步信号的逻辑高时间决定了P的关断时间。频率,占空比或死区时间可以由P时间电容端(CT)的同步信号准确控制。同步信号的高或低可以由555定时器或微处理器来决定。如果P芯片没有连到内部晶振的同步输入、输出端,这时从晶振必须不工作。当从模块使用不同的P芯片并具有不同的同步特性如反向的同步信号,这时也必须使从晶振不工作。但是,这种直接用数字信号同步的工作方法有许多缺点。首先,在电压模式控制时,P误差放大器对脉宽没有控制。因为,P误差放大器的输出是和一个数字信号相比较,而不

5、是和一个锯齿波信号相比较。从而,通过钳位误差放大器的输出来控制占空比的软启动功能也将无效。这是因为,本身没有时间坡度,电源输出完全由同步脉冲源来控制。只要同步脉冲锁定,P输出将根据同步脉冲的电平总是保持完全开或者完全关。当然,没有自身的CT坡度电源将没有自启动,在同步脉冲出现前将总是保持关。电流模式的坡度补偿需要外接其他元器件来实现。每个模块必须设定为主模块或从模块,并且不能随意改变。为了克服这个缺点我们采用一种比较通用的同步方式如图1所示。500)this.style.ouseg(this)">图1同步方式这种同步方

6、法是时间电容CT不直接接地,而是串一个约24Ω的电阻到地,输入同步信号叠加到电阻端电压上(电阻端电压通常为0.5V,这是为了设定一个小的偏置,并且可以影响模块的初始频率),使CT上的电压高于晶振内部门限电压。在同步脉冲出现前,P工作在自身的RT,CT设定的频率上。同步信号出现后,同步数字信号叠加到原来的模拟波形上,这种同步方式的RT/CT输入端是模拟和数字信号的叠加,如图2所示。500)this.style.ouseg(this)">图2同步波形工作时,同步脉冲使CT上的电压迅速高于P比较器的上限,晶振的充电状况迅速翻

7、转,晶振开始与同步信号同步的放电周期。图1所示方法具有如下优点:可以从任何的P芯片取得同步信号或者同步任何P芯片,且芯片的数量不限,双向的同步信号,对于简单的系统可以用数字信号同步,CT上的坡度可以做斜坡补偿,每个模块没有严格的频率设定,而且可以远端关断。增加同步电路将对P的占空比,死区时间和坡度产生较小的影响。3同步电路参数计算首先,我们必须选定晶振的时间部分参数以保证同步。同步时锯齿波的幅度要比电压上限低,否则,在同步脉冲来之前比较器就动作了,这将使同步脉冲失效。为了可靠工作,应该使P晶振的工作频率比同步频率低。通

8、常低10%。如图3所示。500)this.style.ouseg(this)">图3同步时间参数3.1时间坡度时间坡度的幅度也需要比比较器的上限幅度低10%,最小的同步脉冲幅度必须补足这个10%的幅度-幅度差,如果稍大则更加可靠。减小这个幅度-幅度差,充电和放电幅度都会减小,这将使CT的放电时间减小,从而使死区时间减小。同步脉冲的宽度越宽,芯片的死区时间越长,所以,同步脉冲的宽度只要足够宽能被芯片的比较器检测到就可以了。3.2晶振坡度方程根据手册,时间元件CT和RT可以用来设定频率和死区时间。为了取得更好的应用效果,必

9、须很好地分析附加的同步电路对时间电路的影响。3.2.1晶振充电坡度方程ΔVOSC=500)this.style.ouseg(this)">Icharge=Vcharge/RTtcharge=ΔVOSCCT/Icharge′ΔVOSC=Vthupper-Vthloouseg(this)">-V24ΩV24Ω=24Icharge=24

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。