资源描述：
《DS1302涓流充电计时芯片》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、附件1：外文资料翻译译文DS1302涓流充电计时芯片特性实时计算年、月、日、时、分、秒、星期，直到2100年，并有闰年调节功能。31x8位通用暂存RAM。串行输入输出使管脚数最少。2.0V至5.5V宽电压范围操作。在2.0V时工作电流小于300nA。读写时钟或RAM数据时有单字节或多字节（脉冲串模式）数据传送方式。8管脚DIP封装或可选的8管脚表面安装SO封装。简单的3线接口。与TTL兼容(VCC=5V)。可选的工业温度范围：-40°Cto+85°C。与DS1202兼容。美国保险商试验室(UL®)认证。表1型号温度范围管脚封装顶端标志详细描述DS1302涓流充电计时芯片包含一个实时时钟/日
2、历和31字节的静态RAM。通过简单的串行接口与微处理器通讯。这个实时时钟/日历提供年、月、日、时、分、秒信息。对于少于31天的月份月末会自动调整,还有闰年校正。由于有一个AM/PM指示器，时钟可以工作在12小时制或者24小时制。使用同步串行通讯简化了DS1302与微处理器的接口。与时钟/RAM通讯只需要线:RST,I/O(数据线),和SCLK(串行时钟)。DS1302被设计工作在非常低的电能下,在低于1W时还能保持数据和时钟信息。DS1302是DS1202的后继者。除了DS1202的基本计时功能以外,DS1302有额外特点比如,双管脚主电源和备用电源,可编程涓流充电器VCC1,还附加7字节
3、的暂存器。操作图1显示了串行计时器的主要元素：移位寄存器，控制逻辑，振荡器，实时时钟，还有RAM。图1图2典型工作电路图管脚描述VCC2：双供电配置中的主电源供应管脚，VCC1连接到备用电源，在主电源失效时保持时间和日期数据。DS1302工作电源来自于VCC1和VCC2中较大者。当VCC2比VCC1高0.2V时，VCC2给DS1302供电。当VCC1比VCC2高时,VCC1给DS1302供电。SCLK输入：SCLK用来同步串行接口上的数据动作。此管脚内部有一个40kΩ(典型值)的下拉电阻连接到地。I/O输入/输出：I/O管脚是三线接口的双向数据管脚。此管脚内部有一个40kΩ(典型值)的下拉
4、电阻连接到地。X1，X2：与标准的32.768kHz石英晶体相连。内部振荡器被设计与指定的6pF装载电容的晶体一起工作。更多关于晶体选择和布局注意事项的信息请参考应用笔记58页的Dallas实时时钟晶振注意事项。DS1302也可以被外部的32.768kHz振荡器驱动。这种配置下,X1与外部震荡信号连接，X2悬浮。图3典型晶振印刷电路板布局时钟精确度时钟的精确度取决于晶振的精确度，以及振荡电路容性负载与晶振校正的容性负载之间匹配的精确度。另外温度改变引起的晶振频率漂移会使误差增加。外围电路噪音与震荡电路耦合可能导致时钟运行加快。图2显示了一个典型的隔离晶体与振荡器噪音的印刷电路板布局详细信息
5、请参考应用笔记58页:Dallas实时时钟的晶振注意事项。命令字图4显示的是命令字。命令字启动每一次数据传输。MSB(位7)必须是逻辑1。如果是0,则禁止对DS1302写入。位6在逻辑0时规定为时钟/日历数据,逻辑1时为RAM数据。位1至位5表示了输入输出的指定寄存器。LSB(位0)在逻辑0时为写操作(输出),逻辑1时为读操作(输入)。命令字以LSB(位0)开始总是输入。图4地址/命令字RESET与时钟控制所有数据传输开始于RST驱动以实现两个功能。第一,RST开启允许对地址/命令序列的移位寄存器进行读写的控制逻辑。第二,RST信号为单字节和多字节RST数据传输提供了终止的方法。一个时钟周
6、期是一系列的上升沿伴随下降沿.要输入数据在时钟的上升沿数据必须有效，而且在下降沿要输出数据位。如果RST输入为低电平,则所有数据传输终止,并且I/O口成高阻抗状态.图4显示了数据传输。在上电时,RST必须为逻辑0直到VCC大于2.0V。同样,SCLK必须为逻辑0，当RST变成逻辑1状态。数据输入输入写命令字的8个SCLK周期后，接下来的8个SCLK周期的上升沿数据字节被输入，如不慎发生，多余的SCLK周期将被忽略，数据输入以位0开始。数据输出输入读命令字的8个SCLK周期后,随后的8个SCLK周期的下降沿，一个数据字节被输出。注意第一个数据位的传送发生在命令字节被写完后的第一个下降沿。只要
7、RST保持高电平，若不慎发生，多余的SCLK周期会重新发送数据字节。此操作允许连续不断的脉冲串模式读取能力。并且,I/O管脚在SCLK的每个上升沿被置三态，数据输出从位0开始。脉冲串模式通过寻址31（十进制）存储单元（地址/命令位1到位5为逻辑1），脉冲串模式可以指定时钟/日历或者RAM寄存器。如前所述,位6指定时钟或者RAM，位0指定读写。时钟/日历寄存器的存储单元9至31和RAM寄存器的存储单元31无数据存储能力。脉
