《数电实验手册》word版

《《数电实验手册》word版》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验一译码器及其应用一、实验目的1、掌握译码器的测试方法。2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。3、掌握用译码器构成组合电路的方法。4、学习译码器的扩展。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC1383-8线译码器2片3、74HC20双4输入与非门1片三、实验原理1、中规模集成译码器74HC13874HC138是集成3线－8线译码器，在数字系统中应用比较广泛。图3－1是其引脚排列。其中A2、A1、A0为地址输入端，～为译码输出端，S1、、为使能端。表3-1为74HC138真值表。表3-174HC138真值表输入输出S1+A2A1A01000001111111

2、10001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××1111111174HC138图3－174HC138引脚74HC138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中：2、译码器应用因为74HC138三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。四、实验内容1、译码器74HC138逻辑功能测试（1）控制端功

3、能测试测试电路如图3-2所示。按表3-2所示条件输入开关状态。观察并记录译码器输出状态。LED指示灯亮为0，灯不亮为1。逻辑开关逻辑状态显示3-274HC138控制端功能测试S1A2A1A074HC1381╳╳╳╳╳110101111╳╳╳╳╳╳╳╳╳图3-274HC138逻辑功能测试电路（2）逻辑功能测试将译码器使能端S1、、及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表3－3逐项测试74HC138的逻辑功能。表3－374HC138逻辑功能测试输入输出S1+A2A1A010000100011001010011101

4、001010110110101110×××××1×××2、用74HC138实现逻辑函数Y=AB+BC+CA如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如3-3所示。用74HC138和74HC20各一块在实验箱上连接图3-3线路。并将测试结果记录表3-4中。ABCY000001010011100101110111表3-4函数功能测试74HC138图3-3用74HC138组成函数Y3、用两个3线-8线译码器构成4线-16线译码器。利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图3－4所示。图3-4用两片74HC138组合成4/16译码器五、实验注意事项1、注意集成电路输入

5、控制端和输出控制端的信号。2、74HC138集成块搭接中注意输出信号的处理。六、实验报告要求1、整理有关实验数据，总结利用MSI器件设计组合逻辑电路的方法。2、写出用两片3线-8线译码器74HC138组成4线-16线译码器的设计过程。实验二加法器一、实验目的1、掌握半加器、全加器的工作原理及逻辑功能。2、掌握集成加法器的应用。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC2831片3、74HC041片4、74HC001片5、74HC861片三、实验原理1、半加器不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。2、全加器考虑低位进位的加法称为全加。实现全加的电路，为全加器

6、。3、多位加法器（1）串行多位加法（2）并行多位加法四、实验内容与步骤1、用门电路实现一位全加器。参照图5-1搭接电路，并测试其功能记录结果在表5-1中。表5-1全加器真值表Ci-1AiBiSiCi+1000001010011100101110111图5-1小规模集成电路设计的全加器2、用数据选择器实现全加器。参照图5-2搭接电路，并观察电路的功能。图5-2用74HC138设计的全加器3用集成加法器74HC283实现代码转换电路。要求：设计一个四位全加器电路，能够完成8421码到余三码的转换。74HC283的引脚图如图5-4所示，按图5-5搭接电路，并将观察输出记录结果于表5-2。图5-474

7、HC283的引脚排列图5-58421码转换成余三码电路表5-2输入输出DCBAY3Y2Y1Y00000000100100011010001010110011110001001五、实验注意事项注意74HC153控制端的信号。六、实验报告要求1、写出用门电路实现全加器的设计过程，并记录实验结果。2、写出用数据选择器实现全加器的设计过程，并记录实验结果。3、写出用译码器实现全加器的设计过程，并记录实验过