基于fpga的喷墨打印机控制系统

《基于fpga的喷墨打印机控制系统》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA的喷墨打印机控制系统（皇剑数码科技（上海）有限公司上海201705）摘要：木文重点分析了FPGA的喷墨打印机控制系统的设计要点，希望能够对读者提供一些借鉴和参考。关键词：FPGA；喷墨打印机系统；原理；设计■1八.、•一、刖§喷墨打印技术相比于传统的打印技术，从体积上、可操作性方面、控制噪音方面都有了很大的突破，是一项具有发展前景的打印技术。二、喷墨印刷技术的原理喷墨印刷控制墨滴沉积，将微小的墨滴喷射到承印材料上，通过密度与颜色的变化，最后成像，形成印刷制品。喷墨印刷技术是以设定的速度喷射油墨到承印物上，喷嘴的直径为40um左右，油墨与承印物相互作用，形成稳定的图像。而成像

2、的质量与多个方面的因素是相关的，如干燥速度、分辨率、印刷密度等，要求油墨中的溶剂可以快速的渗透进承印物，油墨中的燃料能迅速的固定在承印物的表面。为了确保良好的成像质量，一般的喷墨印刷系统都必须使用专配的承印材料和油墨。由于喷墨印刷技术成像的速度快，墨滴每秒产生的速度范围非常广，可以从几千滴到几十万滴的范围变化，但是其打印的质量还取决于扫描的机构。如采用独立喷头往返动作成像的速度慢，但在大幅面成像中的应用非常广泛。论文研宄的喷墨印刷技术的原理主要有两种，分别是连续式喷墨和间歇式喷墨，以下做简要的分析。1、连续式喷墨原理顾名思义，连续式喷墨就是在印刷过程中，持续性的喷射墨滴，然后分流，在承

3、印物上显示出相应的图像，而非图文部分则在喷墨时喷射方向偏转。在压力的作用下，液体汕墨由喷嘴喷出，产生连续性的墨流，墨流会被分流，成为若干个单元墨滴，墨滴上有静电，附着于承印物上，显示出相应的图像信息。系统主机控制器接受原稿信息，然后主机控制喷墨和承印驱动器。喷墨控制器将连续性的墨流分离成单元式的墨滴，由于喷嘴处设置了充电电极，能够感应墨滴,使单个墨滴根据图文信息变化带有静电，墨滴在偏转电极的作用下，高速冲击承印物成像。2、间歇式喷墨印刷原理间歇式喷墨印刷也称为随机喷墨或按需喷墨，墨滴从喷嘴喷出，根据图文信号迅速冲击承印物，墨滴在冇需要时附着在承印物上，间歇式喷墨主要冇两种技术，分别是压

4、电式和热喷式，以下做简要的分析。(1)压电喷墨技术：压电式喷墨技术是通过晶体振动作用形成墨滴，压电晶体有脉冲作用，给油墨施加了压力，形成了墨滴，墨滴的冲击速度快，由于墨滴上没有施加静电，可以直接冲击承印物，形成图像。图文信号可以控制压电晶体的振动作用，从而控制喷嘴挤压墨滴，然后成像。(2)热喷墨技术：热喷墨技术在间歇式喷墨技术中应用最为常见，油墨受到热脉冲的作用，形成墨滴。墨水腔中奋加热装置，打印头的汕墨经过加热由喷孔喷出，受图文信号的电流作用，汕墨受热直接形成气泡，由喷嘴喷出，直接作用于承印物成像。一次喷射完成之后，加热装置停止工作，冷却后油墨由恢复为液态，墨水腔重新储存汕墨，达到重

5、复利用的效果。三、喷墨打印控制系统设计系统总体框图如图1所示，主要包括SDRAM模块、RJ45网口通信模块、FPGA核心模块、墨滴观测闪频灯驱动模块、RS485通信模块、SPI通信模块、模数转换模块、供墨系统与开关量控制模块。1、SDRAM模块SDRAM模块的主要功能是通过FPGA读写MT48LC32M16A2芯片来缓存和校验待打印图片数据。SDRAM需要正确的上电逻辑和模式设置来进入期望的工作模式。访问特定的逻辑单元必须先激活相应的存储块，并锁定对应的行列地址。另外，必须奋定吋的刷新逻辑保持数据不丢失，SDRAM有多种操作模式，由引脚CS#、RAS#、CAS#、WE#和地址信号的不同

6、状态来决定，SDRAM控制器必须为SDRAM提供满足吋序要求的这些控制信号，以准确地控制SDRAM的各种不同操作。2、RJ45网UI通信模块RJ45网口通信模块采用W5100作为控制芯片，主要功能是传输脉冲波形数据、二通电磁阀控制指令、打印相关参数、待打印图像数据等信息。设计中采用TCP/IP协议，并设置本地IP地址为192.168.3.114，设置接收存储器配置寄存器RMSR为0x55，发送存储器配置寄存器TMSR为0x55,即W5100一次最多可接收或发送2KB数据；具体调试中发现网口的25MHz晶振不起振,原因有：网口芯片W5100虚焊或焊接短路；晶振两端22pF电容短路、断路、

7、不等容等。排除故障后，即可顺利实现Rj45网口通信。3、FPGA核心模块采用Altera公司的CycloneIII系列芯片EP3C16Q240C8N、锁相环电源电路、FLASH配置电路、复位电路和冇源晶体振荡电路等控制FPGA核心模块。FPGA模块的主要是作为整体系统的控制核心，具有控制模块间通信、实现模块的数据处理和精确的吋序控制等功能。具体如下：(1)将输入FPGA的50MHz吋钟做相应的分频倍频处理，得到各模块所需的工作吋钟；(2)通过与