《日彩灯设计》word版

《日彩灯设计》word版

ID:23335289

大小:260.50 KB

页数:15页

时间:2018-11-06

《日彩灯设计》word版_第1页
《日彩灯设计》word版_第2页
《日彩灯设计》word版_第3页
《日彩灯设计》word版_第4页
《日彩灯设计》word版_第5页
资源描述:

《《日彩灯设计》word版》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、微机原理及其应用课程设计报告第一章绪论1.1设计要求1)从两边向中间点亮或从中间向两边点亮,依次循环不止,彩灯的亮灭滚动至少有四组动态变化。2)亮灭时间为0.25S。3)用一个开关控制彩灯的工作与否1.2设计目的通过课程设计使学生更进一步掌握微机原理及应用课程的有关知识,提高应用微机解决问题的能力,加深对微机应用的理解。通过查阅资料,结合所学知识进行软、硬件的设计,使学生初步掌握应用微机解决问题的步骤及方法。为以后学生结合专业从事微机应用设计奠定基础。1.3设计的原始资料及依据查阅可编程并行芯片8255、中断控制等

2、其他相关资料。用简单的输入输出端口等硬件,结合实际彩灯的亮灭控制过程进行设计,要求至少有四组变化过程。15微机原理及其应用课程设计报告第二章硬件设计2.1硬件原理2.1.18086系统简介1.8086系统概述Intel8086是16位的微处理器(理论学习中为8088,其内部总线为16位,外部总线为8位,故称为准16位微处理器),它采用HMOS工艺40条引脚封装。8086工作时使用5V电源,时钟频率5MHz(8086-1为10MHz,8086-2为8MHz)它有20根地址线,故可寻址的内存空间为1MB。2.8086C

3、PU的引脚功能8086CPU采用双列直插式的封装形式,有40条引脚。8086CPU采用了分时复用的地址/数据总线,所以有一部分引脚具有双重功能。为了适应不同的应用环境,8086CPU有两种工作方式:最大方式(MX)和最小方式(MN),这由引脚33(MN/MX)加以控制。最小方式适用于单微处理器组成的小系统,在这种系统中,所有的总线控制信号都直接由8086/8088产生;最大方式适用于多微处理器组成的大系统,它包含两个或多个微处理器,其中一个就是8086,称为主处理器,其他的处理器则称为协处理器,其具体引脚功能见表2

4、.1。表2.18086CUP引脚功能说明引脚名称功能引脚名称功能AD0~AD15分时复用的双向、三态地址/数据线BHE/S7三态输出高8位数据有效/状态复用AD19/S6~AD16/S3分时复用,输出引脚INTR输入,可屏蔽请求NMI输入,非可屏蔽请求GND地线(两个)CLK输入,时钟READY准备就绪,输入REST输入,复位INTA(QS1)输出,中断响应TEST输入,测试低电平有效DEN(S0)三态输出,数据允许信号ALE(QS0)输出,地址锁存允许WR(LOCK)三态输出,写DT/R(S1)三态输出,数据发送

5、/接收控制信号MN/MX决定工作模式M/IO(S2)三态输出,存储器/IO端口HOLD(RQ0/GT输入总线请求HLDA(RQ1/GT1)总线请求响应,输出RD三态输出,读15微机原理及其应用课程设计报告8086CPU的40条引脚如图2.1。GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINRCLKGNDVccAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR

6、M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYREST图2.18086CPU引脚图1234567891011121314151617181920808640393837363534333231302928272625242322213.8086系统的内部结构Intel8086/8088CPU是Intel公司推出的高性能的微处理器,具体如下主要特性:(1)8086CPU数据总线为16位,8088CUP数据总线为8位。(2)地址总线都是20位,低16位用于数据总线复用

7、,可直接寻址为1MB的存储空间。(3)有16位的端口地址,可以寻址64KB的I/O端口。(4)有99条基本指令,指令功能强大(5)有9种基本寻址方式。(6)可以处理内部和外部中断,外部中断源多达256个。(7)兼容性好,与80*86,8085在源程序一级兼容。(8)8086/8088标准主频为5MHz,8086/8088-2主频为8MH。(9)支持单处理器或多处理器系统工作。实验中是以Intel386EX微处理器为核心,来模拟8086处理器来进行系统的测试工作15微机原理及其应用课程设计报告8086系统具体内部结构

8、如图2.2所示。地址总线数据总线地址加法器通用寄存器AXBXCXDXSPBPDISIAHALBHBLDHDLCHCLALU数据总线外部总线指令列队123456执行部件EU总线接口部件BIU∑总线控制逻辑执行部分控制电路运算寄存器标志ALUCSDSSSESIP内部暂存器图2.2CPU8086内部结构图4.8086CPU寄存器结构8086CPU中有14个16位的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。