微型计算机技术及应用第四版习题和答案

微型计算机技术及应用第四版习题和答案

ID:23295849

大小:168.50 KB

页数:24页

时间:2018-11-06

微型计算机技术及应用第四版习题和答案_第1页
微型计算机技术及应用第四版习题和答案_第2页
微型计算机技术及应用第四版习题和答案_第3页
微型计算机技术及应用第四版习题和答案_第4页
微型计算机技术及应用第四版习题和答案_第5页
资源描述:

《微型计算机技术及应用第四版习题和答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、微型计算机技术及应用(第四版)习题和答案第二章1、8088与8086的区别[解答]①外部数据总线位数不同。8086外部数据总线16位,在一个总线周期内可以输入/输出一个字(16位数据),而8088外部数据总线8位,在一个总线周期内只能输入/输出一个字节(8位数据)。②指令队列缓冲器大小不同。8086指令队列可容纳6个字节,且在每一个总线周期中从存储器取出2个字节的指令代码填入指令队列;而8088指令队列只能容纳4个字节,在一个机器周期中取出一个字节的指令代码送指令队列。③部分引脚的功能定义有所区别。(1)AD15-AD0的定义不同。在8086中都定义为地址/数据分时复

2、用引脚;而在8088中,由于只需要8条数据线,因此,对应于8086的AD15-AD8这8根引脚在8088中定义为A15-A8,它们在8088中只做地址线用。(2)引脚28和34的定义不同。在最大方式下,8088的第34引脚保持高电平,在最小模式时,8088和8086的第28引脚的控制信号相反,而8086的第34引脚为BHE/S7,BHE用来区分是传送字节、还是字,8088的第34引脚为SS0,用来指出状态信息,不能复用。(3)引脚28的有效电平高低定义不同。8088和8086的第28引脚的功能是相同的,但有效电平的高低定义不同。8088的第28引脚为IO/M,当该引脚

3、为低电平时,表明8088正在进行存储器操作;当该引脚为高电平时,表明8088正在进行I/O操作。8086的第28引脚为M/IO,电平与8088正好相反。2、根据8086CPU的存储器读写时序图,请说明:   (1)地址信号应在哪些时间内有效?   (2)读、写动作发生在什么时间内?   (3)为什么读与写数据的有效时间长短不一样?  (4)T1状态下数据/地址线上是什么信息?数据信息是什么时候给出?[解答]地址信号只在T1状态时有效,并被锁存起来。读动作发生在T3、T4状态,而写动作发生在T2、T3、T4状态。读与写数据的有效时间长短不一样是因为CPU的速度与外设的速

4、度不相匹配所造成的。T1状态下数据/地址线上是地址信息,数据信息是在T2状态,由AD15-AD0给出。3、8086CPU形成三大总线时,为什么要对部分地址线进行锁存?用什么信号控制锁存?[解答]为了确保CPU对存储器和I/O端口的正常读/写操作,需要求地址和数据同时出现在地址总线和数据总线上。而在8086CPU中有AD0-AD15部分总线是地址/数据复用的,因此需在总线周期的前一部分传送出地址信息,并存于锁存器中,而用后一部分周期传送数据。8086CPU中是通过CPU送出的ALE高电平信号来控制锁存的。4、BHE信号的作用是什么?试说明当起始地址为奇地址、偶地址、一次

5、读写一个字节和一个字时,BHE和A0的状态。[解答]BHE信号的作用是高8位允许引脚。若BHE为0则表示对一个字进行操作,即高8位有效,若BHE为1则表示对一个字节进行操作,即高8位无效。当起始地址为奇地址时,一次读写一个字节时,BHE为1,A0状态为1;当起始地址为偶地址时,一次读写一个字节时,BHE为1,A0状态为0;当起始地址为奇地址时,一次读写一个字时,BHE为0,A0状态为1;当起始地址为偶地址时,一次读写一个字时,BHE为0,A0状态为0。5、CPU在8086的微机系统中,为什么常用AD0作为低8位数据的选通信号?[解答]在8086系统中,常将AD0作为低

6、8位数据的选通信号,因为每当CPU和偶地址单元或偶地址端口交换数据时,在T1状态,AD0引脚传送的地址信号必定为低电平,在其他状态,则用来传送数据.而CPU的传输特性决定了只要是和偶地址或偶地址端口交换数据,那么,CPU必定通过总线低8位(AD7-AD0)传输数据.可见,如果在总线周期的T1状态,AD0为低电平,实际上就指示了在这一总线周期中,CPU将用总线低8位和偶地址单元或偶地址端口交换数据。6、系统中有多个总线模块时,在最大模式和最小模式下分别用什么方式来传递总线控制权?[解答]在最小模式下总线控制权是通过HOLD引脚来实现的,当系统中CPU之外的另一个模块要求

7、占用总线时,通过此引脚向CPU发一个高电平的请求信号。这时,如果CPU允许让出总线,就在当前总线周期完成时,于T4状态从HOLD引脚发出一个回答信号,对刚才的HOLD请求作出响应。同时,CPU使地址/数据总线和控制状态线处于浮空状态。总线请求部件收到HLDA信号后,就获得了总线控制权。在最大模式下总线控制权是通过LOCK、RQ/GT1,RQ/GT0引脚来实现的,首先,总线模块通过RQ/GT1向CPU发出一个请求信号,并通过RQ/GT0来接受CPU的响应,如果LOCK为低电平,则总线请求部件就获得了总线控制权。7、8086CPU在内部结构上的主要特点是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。