北邮串行口数据传输的仿真与硬件实现

北邮串行口数据传输的仿真与硬件实现

ID:23269794

大小:1.72 MB

页数:19页

时间:2018-11-06

北邮串行口数据传输的仿真与硬件实现_第1页
北邮串行口数据传输的仿真与硬件实现_第2页
北邮串行口数据传输的仿真与硬件实现_第3页
北邮串行口数据传输的仿真与硬件实现_第4页
北邮串行口数据传输的仿真与硬件实现_第5页
资源描述:

《北邮串行口数据传输的仿真与硬件实现》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、北京邮电大学信息与通信工程学院电路综合实验报告串行口数据传输的仿真及硬件实现姓名:学号:班内序号:班级:指导老师:日期:10.10摘要:现代数字逻辑电路中电子器件只能直接识别出二进制数0和1,因此在数据传输的过程中,我们使用一连串代表0和1的高低电平作为数字信号从发生端到接收端,并可以通过串行或并行的方式进行检测、锁存。该实验模拟了这一过程,完成了输入端序列信号发生器、将信号转换为并行的串并转换电路、测试了串行和并行两种检测方法来检测同步码、完成了控制电路和锁存输出显示。总体上来看即构成了简单的串行口数据传

2、输系统。其中,序列信号同步码、信息传输等都可以通过简单电路组合常见芯片来实现。发送端的信息可在接收端用数码管的方式来显示为直观可读的信息。二进制的序列是数字电路的基础,在发送、检测、接受和显示等方面都是十分高效可行的。关键字:QuartusII、数据发生、串并转换、数据传输、数据显示Abstract:In modern digital logic circuits ,electronic devices can only discern binary number 0 and 1 directly .So 

3、,during the data transmission ,we use a series of high low-level voltage which stand for 0 and 1 as digital signals .And they transfer from the sending end to the receiving end .And they can be detected and stored by the serial parallel way .This experimen

4、t has simulated the process .It has accomplished the input sequence signal generator ,serial parallel transform circuit ,the show of control circuit latched output ,detected synchronous code in the serial and parallel way .On the whole ,the experiment has 

5、accomplished a simple serial parallel transmission system.Among the system ,the sequence signal synchronization code and the information transmission can be realized by simple electric circuit and some common chips .The information on the sending end can b

6、e showed intuitively on the receiving end by the nixie tube .Binary system as the digital circuits basement ,it is efficient and feasible in the sending , detecting ,receiving ,showing respects .Keywords:   Quartus II ,data generation ,deserialize,data tra

7、nsmission ,data display                                   目录一、实验目的………………………………………………………………1二、实验内容………………………………………………………………1三、实验设计………………………………………………………………11.分频电路………………………………………………………………12.序列信号发生器………………………………………………………23.串、并转换模块………………………………………………………34.串行检测模块……

8、……………………………………………………45.并行检测模块…………………………………………………………66.控制电路………………………………………………………………67.锁存显示模块…………………………………………………………78.总体电路图和仿真结果………………………………………………79.纠错电路(未完成)…………………………………………………9四、实验的硬件实现及结果分析…………………………………………10

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。