[信息与通信]ga接口

《[信息与通信]ga接口》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、毕业设计题目基于FPGA的VGA图像显示控制系统的设计班级08应用电子技术姓名余琪陈亮邱淑萍学号083530130835302608353038指导老师：张龙滨发题日期：2010年2月完成日期：2010年3月34目录摘要：2一．设计目的2二．设计内容2三．设计工具2四．实验原理34-1PS/2通信协议34-2PS/2设备到主机的通讯34-3主机到PS/2设备的通讯44-4PS/2鼠标简介44-5PS/2鼠标位移数据包54-6设计思想54-7PS2_mouse_interface模块的接口与控制5五．设计步骤6六．实验参考程序66-1PS2鼠标接口

2、设计顶层文件，文件名ps2_mouse_test.v76-2Ps2鼠标接口模块，文件名ps2_mouse_inferface.v96-3Ps2鼠标坐标位置计算模块，文件名count.v186-4鼠标按键测试模块，文件名Ps2mouse_test.v206-5pll模块，文件名Pll.v226-6VGA-logic模块，文件名VGA-logic.v26七．MagicSOPC开发平台连接图及30八．参考资料34九．毕业设计感想3434摘要：飓风(Cyclone)Altera公司FPGA系列知名品牌系列:　Cyclone（飓风）：Altera中等规模F

3、PGA，2003年推出，0.13um工艺,1.5v内核供电,与Stratix结构类似，是一种低成本FPGA系列，是目前主流产品,其配置芯片也改用全新的产品。　　CycloneII：Cyclone的下一代产品,2005年开始推出，90nm工艺，1.2v内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元。　　CycloneIIIFPGA系列2007年推出，采用台积电(TSMC)65nm低功耗(LP)工艺技术制造，以相当于ASIC的价格实现了低功耗。CycloneIVFPGA系列2009年推出，60nm工艺，面向对成本敏感的大

4、批量应用，帮助您满足越来越大的带宽需求，同时降低了成本。CycloneVFPGA系列2011年推出，28nm工艺，实现了业界最低的系统成本和功耗，其性能水平使得该器件系列成为突出您大批量应用优势的理想选择。与前几代产品相比，它具有高效的逻辑集成功能，提供集成收发器型号，总功耗降低了40％，静态功耗降低了30％.一．设计目的①学习PS/2鼠标接口的设计与应用②熟悉ps/2传输协议③熟悉quartuss软件的操作及流程④能够运用quartuss软件的波形仿真图分析二．设计内容本设计的内容是学习PS/2鼠标接口模块的设计，通过VGA模块（vga-log

5、ic）控制显示器显示可以动的鼠标指针(windows系统的鼠标操作一样)：通过按鼠标的键，可改变显示器的颜色。利用QuartusII完成设计，仿真等工作，最后在MagicSOPC平台上进行硬件测试PS/2鼠标接口电路原理图1.4所示三．设计工具Quartus软件，MagicSOPC平台34四．实验原理4-1PS/2通信协议PS/2通信协议是一种双向同步串行通讯协议。通讯的两端通过Clock（时钟脚）同步并通过Data（数据脚）交换数据。任何一方如果想抑制另外一方通讯时，只需要把clock（时钟脚）拉到低电平。如果是PC机和PS/2键盘的通讯，则P

6、C机必须做主机，也就是说，PC机可以抑制PS/2键盘发送数据，而PS/2键盘则不会抑制PC机发送数据，也即主机总是在总线上有优先权。推荐值在15KHz左右，也就是说，clock（时钟脚）高、低电平的持续时间为40us。每一数据帧包含11~12个位，具体含义如表1.1所示表1.1PS/2通讯数据帧格式1个起始位总是逻辑08个数据位（LSB）低位在前1个奇偶校验位奇校验1个停止位总是逻辑11个应答位仅用在主机对设备的通讯中表中，如果数据位中1的个数为偶数，校验位就为1；如果数据位中1的个数为奇数，校验位就为0；总之，数据位中1的个数加上校验位中1的个

7、数总为奇数，因此总进行奇校验。4-2PS/2设备到主机的通讯PS/2到主机的通讯时序图如图1.1所示。数据在PS/2时钟的下降沿读取，PS/2的时钟频率为10~16.7KHz。对于PS/2设备，一般来说从时钟脉冲的上升沿到一个数据转变的时间至少要有5微秒；数据变化到时钟脉冲的下降沿的时间至少要有5微秒，并且不大于25微秒，这个时序非常重要应该严格遵循。主机可以在第11个时钟脉冲停止位之前把时钟线拉低，使设备放弃发送当字节，当然这个比较少见。在停止位发送后设备在发送下个包前应该至少等待50微秒，给主机时间做相应的处理。不过主机处理接收到的字节时一般

8、会抑制发送（主机在收到每个包时通常自动做这个）。在主机释放抑制后，设备应该在发送任何数据前等50微秒。图1.1设备到主机的通讯344-3