修改版dsp原理及应用复习测试题

《修改版dsp原理及应用复习测试题》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DSP原理及应用复习测试题题型分配方案：填空题（25%），选择题（15%），判断题（10%），简答分析题（30%），编程与应用（20%）第一章绪论1)什么是数字信号处理器(DSP)？DSP可以分为哪两类？(Q1)数字信号处理器是一种专门用于实现各种数字信号处理算法的微处理器，通常可分为专用DSP和通用DSP两类。(Q2)用于实现某些特定数字信号处理功能的DSP属于专用DSP。2)DSP芯片的主要特点有哪些？DSP从结构上进行了优化，使其更适合于哪类运算，从而可以高速实现多种不同的数字信号处理算法？P1:理解DSP主要特点

2、(Q3)简述DSP芯片的主要特点(Q4)DSP芯片具有快速的指令周期，它支持在一个指令周期内完成一次_乘法___和一次__加法__运算。(Q5)DSP芯片采用__流水线____操作，使取指、译码、取操作数和执行指令等可以重叠执行。3)掌握什么是哈佛结构、什么是冯诺依曼结构，其区别是什么？另外，DSP采用哪种类型？冯·诺依曼结构：取指和取操作数都在同一总线上，通过分时复用的方式进行。缺点是在高速运行时，不能达到同时取指令和取操作数，从而形成了传输过程的瓶颈。哈佛结构：芯片内部程序空间和数据空间分开，从而允许同时取指和取操作

3、数，从而大大提高运算能力。一般DSP都是采用改进型哈佛结构，数据总线和地址总线分开且均不止一条F281X有多少条地址总线、数据总线，分别是什么？(Q6)DSP芯片采用_____改进的哈佛_____总线结构，可同时完成获取指令和数据读取操作。(Q7)简述下哈佛结构、冯·诺依曼结构的特点，并说明两者的主要区别。DSP采用的是哪种结构？4)掌握典型的数字信号处理系统框图。P2，图1.2(Q8)请说明一个典型的数字信号处理系统的构成，并绘制其原理图。5)TI的新型DSP芯片根据其不同应用领域可以划分为哪几个系列，每个系列分别面向

4、哪类应用？(Q9)TI的新型DSP芯片按其应用领域不同可划分为面向____控制_____应用的C2000系列、面向___消费数字产品___应用的C5000系列和面向____高性能____应用的C6000系列。6)TMS320系列采用的软件开发平台是？(Q10)TMS320系列DSP芯片采用___CCS____集成开发环境。7)TMS320F281X芯片的最小指令周期是多少？最高频率是多少？它是一种多少位的定点或是浮点DSP?F281X采用低功耗设计，其内核电压为？I/O端口电压为？(Q11)TMS320F281XD

5、SP芯片的最小周期是__6.67ns____，它是_32___位__定点__（浮点或定点）DSP。(Q12)(Q13)TMS320F281XDSP芯片的最高频率是__150MHz____。TMS320F281XDSP采用低功耗设计，其内核电压__1.8/1.9v____，I/O端口电压_3.3v__。6.67ns,150MHz，32位定点，1.8/1.9V，3.3V8)DSP是否适合于过程控制系统？不适合(Q14)DSP芯片___不适合___过程控制系统。9)事件管理器是一个专门用于什么功能的外设模块？(Q15)事

6、件管理器是一个专门用于___电机控制___的外设模块。10)TMS320F281XDSP芯片有哪些外部接口？各自的主要应用是什么？P9，图1.4(Q16)简述F281X的外部接口及其主要应用11)掌握基于TMS320F2812的永磁同步电机控制系统的构成与分析。P13-14，1.4.3(Q17)在基于TMS320F2812的永磁同步电机控制系统中，电机的相电流通过___ADC__接口输入DSP，其转速通过__QEP电路___进行检测，而电机三相逆变器由__PWM___信号控制。第二章系统控制及中断1)理解F281x的

7、内部时钟和复位电路框图图2.1(Q1)CPU输出的时钟信号为___SYSCLKOUT___，它可以作为片内外设模块的时钟源。2)DSP的时钟产生模块由哪些部分构成？(Q2)DSP的时钟产生模块由__片内振荡器___和__锁相环电路__组成。3)理解DSP芯片中锁相环电路的作用。(Q3)简述下DSP芯片中锁相环电路的作用为CPU提供稳定、高质量的时钟信号4)时钟发生器的外部参考时钟输入有哪两种配置方案？(Q4)时钟发生器需要外部硬件电路提供一个参考时钟输入，有两种配置方案，分别是使用____片内振荡器_____和使用___

8、_外部时钟源_____。5)掌握锁相环的配置模式及各模式下时钟输出的计算。(Q5)锁相环(PLL)共有三种配置模式，分别为__禁止PLL__、___旁路PLL___、___使能PLL__。(Q6)假定参考时钟输入为XCLKIN，PLLCR寄存器4位倍频系数数值设置为n，则在PLL被使能的情况下，CPU的时钟信号为__