计算书组成原理实验一具有基本输入输出功能的总线接口实验

《计算书组成原理实验一具有基本输入输出功能的总线接口实验》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、

2、*扇合犯嗲淀HEFEIUNIVERSITY实验报告专业名称软件工程课程名称计算机组成原理项目名称具有基本输入输出功能的总线接口实验班级XXXXXXXXXXXXXXX学号XXXXXXXXXX姓名XXXXX同组人员2015.4.13实验日期一、实验H的与要求1.理解总线的概念及其特性。2.掌握控制总线的功能和应用。二、实验逻辑原理图与分析（所应用单板机内部资源及外围接口芯片的核心分析）由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台

3、中，外部总线分为数据总线、地址总线、和控制总线，分别为外设提供上述信号。外部总线和CPU内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码，系统的I/O地址译码原理见图1-1（在地址总线单元）。由于使用A6、A7进行译码，T/0地址空间被分为四个区，如表1-1所示：A6A1、Y10NY11NA7Bl^Y12N4-1A2-coY13N‘*B2^Y2OW4—―CGIN卜Y21N<-*-CY22NY23WOO—O

4、-O-O-阁1-1I/O地址译码原理阁IOYO-IOYlwI0Y2*I0Y3-为了实现对于MEM和外设的读写操作，还需要一个读写控制逻辑，使得CPU能控制MEM和I/O设备的读写，实验屮的读写控制逻辑如图1-2所示，由于T3的参与，可以保证写脉宽与T3—致，T3由时序单元的TS3给出。IOM用来选择是对I/O设备还是对MEM进行读写操作，1OM=1时对1/0设备进行读写操作，10M=0时对MEM进行读写操作。RD=1时为读，WR=1时为写。A7A6w选定p地址空司00pIOYO^00-3F^01p

5、IOYl^40-7F^10pIOY2^80-BF*511pIOY3^CO-FFp表1-1I/O地址空间分配:据通路xxrc>图1-2读写控制逻辑XIOI及分析（画出数据通路图并作出分析）数裾总线W•地址总线图1-3总线传输实验框阁总线传输实验框图如图1-3所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输恰当有序的控制它们，就可实现总线信息传输。实验数据和结果分析4.1实验结果数据B2JIlII••MAbtfnb•W.••M»tJTLf

6、l•喪.ujST*1葙9M9fc爵M«3MlbitfMOty1•i1J1»^3dw讓terit2-k•nw•IIATT-*?ndd场8抑^-««:w噹侧ewnjMia;intm戊，騙薯，i卿7«xJWJ.>

7、J)*32?mMM.‘M泣.<*1•C.S制通过观察数据流正确无阻，验证Y实验接线是正确的。4.3实验原理1、存储器和输入、输出设备最终是要挂接到外部总线上，因此需要外部总线提供数据信号、地址信号以及控制信号。2、外部总线和CPU内总线之间通过三

8、态门连接，同时实现了内外总线的分离和对于数据流向的控制。而地址总线可以为外部设备提供地址信号和片选信号。3、为了实现对于MEM和外设的读写操作，还需要一个读写控制逻辑，使得CPU能控制MEM和I/O设备的读写4、WR-0,RD=1，IOM=O时E0灭，表示存储器读功能信号有效。WR=1,RD=O,IOM=0）连续按动幵关ST,当指示灯显示为T3时刻时，E1灭，表示存储器写功能信号有效。WR=O,RD=1，IOM=1时E2灭，表示I/O读功能信号有效。WR二1,RD=O,1OM=1时，观察扩展单元数

9、据指示灯，指示灯显示为T3时刻时，E3灭，表示I/O写功能信号有效。5、在接线时为了方便,可将管脚接到CON单元闲置的幵关上，若开关打到1等效于接到VCC若开关打到0,等效于接到GND。五、实验问题分析、思考题与小结（实验过程中的问题分析、产生的原因以及解决方法；思考题；总结）在做实验室时，由于电路的连接比较复杂，所以容易出错。在连电路线时，有些电路接口一端接四个脚，而另一脚得接口只冇两个脚，这吋听了老师的建议,可以用两脚连接四脚屮间的那两个，起到的效果和连接四个脚的效果是一样的。同时连线时，需要

10、注意两接口的接线顺序是否相同，不相同则会出现问题，同吋这个在出错时不容易寻找。六、其它得分（百分制）实验报告分析评价课程名称计算机组成原理班级软件工程一班实验名称具有基本输入输出功能的总线接口实验时间211.04.13合把嗲itLNIVIRSIVV实验报告情况分析：由于存储器和输入、输山设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线、和控制总线，分别为外设提供上述信号。外部总线和CPU内总线之间通过三