《电子元件与材料》word版

《电子元件与材料》word版

ID:22716898

大小:260.50 KB

页数:18页

时间:2018-10-31

《电子元件与材料》word版_第1页
《电子元件与材料》word版_第2页
《电子元件与材料》word版_第3页
《电子元件与材料》word版_第4页
《电子元件与材料》word版_第5页
资源描述:

《《电子元件与材料》word版》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、电子元件与材料ELECTRONICCOMPONENTS&MATERIALS1999年第18卷第4期Vol.18No.41999片式多层元件新技术概论向勇 谢道华  摘要:根据多层瓷介电容器的结构特征,全面概括了“独石”结构广泛应用于片式元件设计与制造的新趋势,重点论述了多层压敏电阻器,多层热敏电阻器,多层电感元件,多层复合元件等片式无源元件,引入独石结构较传统结构在性能上的显著改进和技术上的重大突破,总结了片式多层元件技术与应用的新进展。  关键词:片式元件;多层元件;独石结构;复合元件  中图分类号:TN603.5 TM53 TM54 TM55 TN373  矩形片

2、式元件在众多表面贴装元件(SMC)门类中,开发应用最早,产销量最大,始终保持霸主地位。主要包括两大类代表品种:其一,以厚薄膜工艺制造的具有基片、电阻体、玻璃和导电体单层组合结构的片式电阻器;其二,以多层厚膜共烧工艺制造的具有交叠电介质与电极层独石一体化(Monolithic)结构的片式多层瓷介电容器(MLCC),或称片式独石电容器。MLCC源于有引线多层瓷介电容器的芯片直接用于混合集成电路(HIC)贴装。早在60年代,美国Vitramon、ATC、MDI公司已开始批量生产。70年代随着SMT技术的兴起,日本各大公司首创端电极电镀阻挡层与焊料层结构,成功地改善了MLCC

3、的可焊性和耐焊接热,并且因其在小型化、片式化、高可靠等方面综合优势,使之迅速发展成为SMC主导品种。进入90年代,全世界MLCC年总产量超过千亿只,且呈现小尺寸、大容量、高耐压、复合化、多功能化的新趋势。0805(2012)、0603(1608)规格已占主体份额,0402(1005)正持续上升、0202(0505)和0201(0603)等超微型规格也已面世。电容量范围扩展到0.1pF~47μF乃至更高。介质厚度10μm以下的品种已商品化,叠层数可高达100层以上。额定电压低端扩至16~6.3V,高端达10~25kV。高Q值、耐高温、低ESR、低ESL、低失真叠块型、网

4、络型也先后投放市场。MLCC制造包括两种典型工艺:(1)以不锈钢带或有机薄膜为载基流延陶瓷介质薄膜生片,与丝网印刷内电极浆料交替叠合后共烧为一体的干法工艺;(2)丝网印刷陶瓷介质薄层与丝网印刷内电极浆料交替叠合后共烧为一体的湿法工艺。MLCC独石化核心技术的飞速发展使MLCC性能日趋优异,同时也促进了各种片式元件的多层独石化趋势。涌现出多种性能优异的新型片式多层元件。本文就此作一简要评述。1 片式多层压敏电阻器  压敏电阻器(又称变阻器)是一种对称限压型非线性电压敏感性电阻器。1967年以日本松下公司研制成功ZnO系压敏电阻器为标志。在通信、测量、自动化、家用电器、汽

5、车、电机、输变配电、避雷器等电子与电力领域,压敏电阻广泛用于过压保护、浪涌电流吸收。对提高电子电气设施的可靠性、安全性和电磁兼容性起到重要作用。  近年来,随着电子产品小型化、多功能化和SMT的应用,IC、LSI、VLSI的集成密度和速度大幅度提高。通过传导和感应进入电子线路的各类电磁噪声、浪涌电流甚至人体静电均能使整机产生误动作或损坏半导体器件。传统ZnO压敏电阻因其击穿电压UB或压敏电压较高(大于或等于80V),响应速度慢、通流量小、静电容量小、噪声吸收性能不足等弱点,而不能对高速IC实施有效保护。半导体器件和微型电子电路的低压化要求降低过压保护的击穿电压。一般说

6、来,降低瓷体厚度可降低UB;调整瓷料基本配方,采用籽晶法、晶粒助长法增长瓷体晶粒,减少串联晶界数,也能降低UB。对于传统单层结构,UB可降至50~18V,进一步降低则因瓷体机械强度难于保证,工艺一致性差,非线性系数α下降而受到局限。5mm压敏电阻器所能达到的极限为:Urms=11V,UB=18V,UC=36V,峰值电流Imax=100A,能量耐量极值ET=0.3J,试验结果表明,当Urma<10V,单层压敏电阻的Imax=25A,ET≤0.1J,α<10,基本不具备实用价值。且比容最高约为150×10-12F/mm3。  理论上,多层陶瓷元器件的加工完全可以采用MLC

7、C制造工艺,瓷体厚度可达10μm甚至更薄。具有独石结构的多层压敏电阻器应运而生,与MLCC结构类似,内电极与陶瓷薄层交错并联经端电极引出。除进一步实现瓷体薄层化降低UB外,多层并联使电极有效面积成倍增加,从而极大地提高压敏电阻的通流量和静电容量值。并有效地缩小元件的体积与减轻重量。当UB低至4~15V范围,多层压敏电阻器可保持非线性系数α为10~40。尺寸为2220(5750)时其他参数更具明显优势,单脉冲(8/20μs)Imax高达1000~1200A。ET达1.4~4.2J。0603~2220规格比容达(1500~4000)×10-12F/mm3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。