反激式功率因数校正电路的电磁兼容设计

反激式功率因数校正电路的电磁兼容设计

ID:22614755

大小:49.50 KB

页数:5页

时间:2018-10-30

反激式功率因数校正电路的电磁兼容设计_第1页
反激式功率因数校正电路的电磁兼容设计_第2页
反激式功率因数校正电路的电磁兼容设计_第3页
反激式功率因数校正电路的电磁兼容设计_第4页
反激式功率因数校正电路的电磁兼容设计_第5页
资源描述:

《反激式功率因数校正电路的电磁兼容设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、反激式功率因数校正电路的电磁兼容设计

2、第1内容加载中...图1反激式功率因数校正电路图换句话说,电路中产生的所有干扰问题的根源,就是功率开关管和高频整流二极管在快速的开断过程中所产生的di/dt和dv/dt。所以,在电路设计的初期,即进行电路方案的选择时就应着手考虑EMC问题。在各方面条件成熟和允许的情况下,对于主开关管的设计应采用软开关电路(例如中功率电路当中广为采用的移相全桥电路等),这样不但可以极大地减小开关管的开关损耗,而且有助于降低电路中的di/dt。而在开关频率的选择上也不是越高越好,而是应当选取合适的频率。

3、还有,由开关管和高频二极管以及输出电容构成的回路应尽量地小,因为回路小寄生电感就小了。在开关管和高频二极管开通和关断的瞬间会产生很大的di/dt,如果寄生电感大了就会感应出很高的电压,这样就形成了一个大的骚扰源。另外,高频二极管在关断的时候会出现反向恢复的情况,这也是一个很大的骚扰源。我们必须注意削弱它,以免影响电路的正常工作,为此可以给高频二极管串一个小的电感,抑制高频二极管的反向恢复电流。但是这个电感不能大,因为在高频下di/dt很大,也会引入一个骚扰,因此必须折中。另一个产生电磁感应噪声的主要骚扰源是脉冲变压器。在

4、反激式电路中,由于原副边绕组耦合系数不为1,变压器存在着一定的漏感Ls。当开关关断时,Ls所产生的反电势-Lsdi/dt会使开关管的漏源极之间的电压出现上冲。这是因为Ls上的能量——漏磁通不能通过变压器耦合到副边进行释放,因此,这部分能量同开关管的寄生电容Cs和输入电源Vin共同构成一个衰减的LC谐振,叠加在关断电压上,形成关断电压尖峰。这个尖峰噪声实际上是尖脉冲,除了造成干扰外,重者有可能击穿开关管。而且它还是一种传导性电磁干扰,既影响变压器的初级,还会使干扰传导返回配电系统,造成输入侧电网的电磁干扰,从而影响其它用电

5、设备的安全和经济运行。和开关管一样,电路当中的脉冲变压器也存在高频率的di/dt变化,也会向空间辐射高频的电磁波,干扰其他的元器件和设备。为此也应当想法将变压器这些高频电磁波屏蔽掉。对于电磁场而言,电场分量和磁场分量总是同时存在的。所以,在屏蔽电磁场时,必须对电场与磁场同时加以屏蔽。高频电磁屏蔽的机理主要是基于电磁波穿过金属屏蔽体产生波反射和波吸收的机理。电磁波达到屏蔽体表面时,之所以会产生波反射,其主要原因是电磁波的波阻抗与金属屏蔽体的特征阻抗不相等,两者数值相差越大,反射引起的损耗就越大。反射波还和频率有关,频率越低

6、,反射越严重。而电磁波在穿透屏蔽体时产生的吸收损耗则主要是由电磁波在屏蔽体中的感生涡流引起的。感生的涡流可以产生一个反磁场抵消原干扰磁场,同时,涡流在屏蔽体内流动产生热损耗。2电磁兼容的设计电磁兼容性设计包括电路选择、元器件的选择、滤波、屏蔽、接地、布局等。2.1软开关技术选择零电压开关、零电流开关谐振技术或其他软开关技术。在零电压谐振变换器中,功率开关上的电压波形为准正弦,dv/dt小;在零电流准谐振变换中,流过功率开关的电流为准正弦,di/dt小,这样就可以减小EMI电平。因为,干扰频谱窄,且集中在谐振频率附近,易于

7、滤波器的设计。要特别注意降低功率开关的di/dt与dv/dt和减小整流二极管噪声的缓冲电路的设计。2.2滤波滤波是抑制干扰的一种有效措施,尤其是在对付传导干扰方面,具有明显的效果。欲削弱传导干扰,把EMI电平控制在有关EMC标准规定的极限电平以下。除抑制骚扰源以外,最有效的方法就是在开关电源输入和输出电路中加装EMI滤波器。在滤波电路中,选用穿心电容、三端电容、铁氧体磁环,能够改善电路的滤波特性。EMI滤波器如图2所示。500)this.style.ouseg(this)">图2输入EMC滤波器原理图这种EMI滤波器既能

8、抑制共模干扰又能抑制差模干扰。它是500)this.style.ouseg(this)">图3变压器的夹心绕法图500)this.style.ouseg(this)">(a)普通绕法500)this.style.ouseg(this)">(b)夹心绕法图4MOSFET的D、S之间的波形为了减少变压器的辐射干扰,制作变压器的屏蔽层时,常采用的方法是在变压器的线包和磁芯外表面包上一层薄薄的铜皮。为了能减小原副边的分布电容,还可以在变压器的初、次级绕组之间加一层静电屏蔽。具体的作法是在绕制完初级绕组后,包上一层0.02~0.0

9、3mm厚的薄铜皮,铜皮的始端和末端必须有3~5mm长的重叠(重叠部分必须相互绝缘)。为了保证静电屏蔽达到预期的目标,关键是从工艺设计上减小漏电容Cs和接地阻抗Z的大小,如下图5所示。500)this.style.ouseg(this)">图5变压器原副边的经典屏蔽3其他减少电磁干扰的方法3.1元器件的布局在设计电路时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。