hslogicmatlab代做-dac代码设计说明

《hslogicmatlab代做-dac代码设计说明》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、代码设计说明一、设计要求题目：射频DAC用于任意波形产生的研究(Verilog,QII)现在新的具有混频器模式的射频DAC可以在第二和第三奈奎斯特频率区产生RF信号，这样的好处是免去了模拟的IQ上变频部分。这样的任意波形产生可以用于许多领域，但是其原理、墓带信号的产生方法以及所达到的性能都与传统的DAC不同，因此研究上述内容有较深的理论意义和很强的应用前杲。步骤：1.设计一个FPGA正弦，线性调频，编码2.那3屮信号在经过一个LVDS3.在经过一个RFD/ARFD/A用matlab模拟出来备注：FPGA输

2、出时加上滤波指标：屮频信号的屮频频率0.5Fs=1.25Ghz结果图类似：FIRSTSECONDTHIRDFREQUENCY(Hz)二、设计说明与仿真分析2.1正弦信号的设计MATLAB运行得到如下的波形:并产生如下的文件:这个文件就是需耍在Quartus中使用ROM进行调用的。并将这个mif文件的属性改为只读。dds.mi£GuagleDocument52KB在ROM中对该文件进行调用:GereralReo$/Cl«r>/Adr$Mecnln

3、Mafcchpro>«t/defdulcHowwide«h«JdtheVoutputbusbe?Howmanyl&btwordsofmetnory?Whatshouldthen>emoryblocktypeb«?AOto3C'MLA8广M144KKJSetthemaximumMockdepthtofl63R55~Z1wordsrM9K0pticn5”i

4、Ai/oJ,le(gmethodwo

5、uldyouItotouse?S<>gteclock广O«ldock:useiccwraU•rpufaM•(xXpufdocksResourceUsage[Canedj

6、

7、咏xt>11Qnfehj完成如下配置后，编写代码（代码这里不给出），进行仿真，仿真结果如下所示:□20.9ns2.3编码信号本工程在c-er^dei■文件夹中。现实中的编码方式非常多，这里我们选择一种较为典型的编码方式卷积编码进行研究。对应代码为JuanJi.v基本原理如下所示：卷积码为（2,1,7）标准卷积码，约束长度为

8、7比特，码生成矢量01=1111001，（72=1011011（62反相后输出），该码型共有64个状态。（2,1,7）卷积码的编码结构图如图1所示，该编码器中的寄存器的初值全为0，，输入1比特，根据生成多项式进行运算后，得到2比特的输出，输出后移位寄存器向右移位一次，并重复编码过程。1（2,1，7）卷积码编码器结构

9、其仿真结果如下所示:name20.9nsJelk_n_r;uwwwwwwwwuumnjmn_rumn_njureset1':i:ii:iiiiiI：idin―LTTTHn.■framsynio

10、ut_n-■■■•_tu'--__TL_qout■m-'irm■■-val4-cut4xa00C«C>,tn•供的2.4LVDSLVDS的代码在JD-LVDS这个文件夹下。LVDS接口乂称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要

11、求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA-644标准，另一个是IEEE1596.3标准。这里，LVDS主要是用于在实际硬件的时候，需要LVDS高速接口将数据发送到ADC中，但是这里，我们暂时使用MATLAB进行验证，故在进行MATLAB模拟ADC的时候，不需要LVDS,所以，这里LVDS单独给出进行仿真分析。这里LVDS主要使用ALTERA的IP核进行实现。其仿真结果如下所示：田【01)Ft3

12、8OSm7616at114f4nt152^2at190.4m參228Wat2S6^6uXXu3<272mNtfit12GAt1rx.inlO]JLJUULJL•JLJULJULJIJLLJUIrx.m(l]Jnnnn1nJl_1RXIH_L11rx.mcl«