半导体器件芯片焊接方法及控制（三）

《半导体器件芯片焊接方法及控制（三）》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、半导体器件芯片焊接方法及控制（三）

2、第1内容显示中第14、焊接质量的三种检验方法4.1剪切力测量这是检验芯片与基片间焊接质量最常用和直观的方法。图3是用来检测芯片焊接的GJB548A-96的最小剪切力与芯片面积的关系。在焊接良好的情况下，即使芯片推碎了，焊接处仍然留有很大的芯片残留痕迹。一般焊接空洞处不粘附芯片衬底材料，芯片推掉后可直接观察到空洞的大小和密度。图4是某器件芯片推掉后观察到的焊接空洞照片。用树脂粘贴法粘贴的器件，若要在较高、较低温度下长期工作,应测不同温度下的剪切力强度。4.2电性能测试对于芯片与基片或底座导电性连接（如共晶焊、导电胶粘贴）的双极器件，其焊接（粘

3、贴）质量的好坏直接影响器件的热阻和饱和压降Vces，所以对晶体管之类的器件可以通过测量器件的Vces来无损地检验芯片的焊接质量。在保证芯片电性能良好的情况下，如果Vces过大，则可能是芯片虚焊或有较大的“空洞”。此种方法可用于批量生产的在线测试。4.3超声波检测超声波检测方法的理论依据是不同介质的界面具有不同的声学性质，反射超声波的能力也不同。当超声波遇到缺陷时，会反射回来产生投射面积和缺陷相近的“阴影”。对于采用多层金属陶瓷封装的器件，往往需对封装体进行背面减薄后再进行检测。同时，由于热应力而造成的焊接失效，用一般的测试和检测手段很难发现，必须要对器件施加高应力，通常是经老

4、化后缺陷被激活，即器件失效后才能被发现。图5是某失效器件经背面减薄后的声扫照片，黑色圈内部分为焊接缺陷。借助超声波能够精确地检测出焊接区域内缺陷的位置和大小。5、焊接不良原因及相应措施5.1芯片背面氧化器件生产过程中，焊接前往往先在芯片背面蒸金。在Au-Si共晶温度下，Si会穿透金层而氧化生成SiO2，这层SiO2会使焊接浸润不均匀，导致焊接强度下降。即使在室温下，硅原子也会通过晶粒间的互扩散缓慢移动到金层表面。因此，在焊接时保护气体N2必须保证足够的流量，最好加入部分H2进行还原。芯片的保存也应引起足够的重视，不仅要关注环境的温湿度，还应考虑到其将来的可焊性，对于长期不用的

5、芯片应放置在氮气柜中保存。5.2焊接温度过低虽然Au-Si共晶点是370℃，但是热量在传递过程中要有所损失，因而应选择略高一些，但也不可太高，以免造成管壳表面氧化。焊接温度也要根据管壳的材料、大小、热容量的不同进行相应调整。为保证焊接质量，应定期用表面温度计测量加热基座的表面温度，必要时监测焊接面的温度。5.3焊接时压力太小或不均匀焊接时应在芯片上施加一定的压力。压力太小或不均匀会使芯片与基片之间产生空隙或虚焊。表2是某型号芯片在不同压力下的剪切力强度比较。从表2中可以看出，压力减小后，芯片剪切力强度大幅度下降，而且实验中还可观察到硅片残留面积均小于50%。但也不能使压力过大

6、，以免碎片。因此焊接时压力的调整是很重要的，要根据芯片的材料、厚度、大小的综合情况进行调整，在实践中有针对性地积累数据，才能得到理想的焊接效果。5.4基片清洁度差基片被沾污、有局部油渍或氧化会严重影响焊接面的浸润性。这种沾污在焊接过程中是较容易观察到的，这时必须对基片进行再处理。5.5热应力过大热应力引起的失效是个缓慢的渐变过程，它不易察觉，但危害极大。通常芯片厚度越大应力相应越小。因此芯片不应过薄。另外如果基片或底座与芯片热性能不匹配，也会造成很大的机械应力。焊接前基片或底座可先在200℃预热，用于拾取芯片的吸头也可适当加热以减少热冲击。焊接后可以在N2保护气氛下进行缓慢冷

7、却，在此冷却过程中也可消除部分应力。5.6基片金层过薄当基片镀金层较薄又不够致密时，即使在氮气保护下，达到Au-Si共晶温度时，镀层也会发生严重的变色现象，从而影响焊接强度。实验证明，对于1mm×1mm的芯片，基片上镀金层厚度大于2μm才能获得可靠的共晶焊。一般来说，芯片尺寸越大，镀金层也要相应增加。6、结语随着技术的发展，芯片的焊接（粘贴）方法也越来越多并不断完善。半导体器件焊接（粘贴）失效主要与焊接面洁净度差、不平整、有氧化物、加热不当和基片镀层质量有关。树脂粘贴法还受粘料的组成结构及其有关的物理力学性能的制约和影响。要解决芯片微焊接不良问题，必须明白不同方法的机理，逐一

8、分析各种失效模式，及时发现影响焊接（粘贴）质量的不利因素，同时严格生产过程中的检验，加强工艺管理，才能有效地避免因芯片焊接不良对器件可靠性造成的潜在危害。第1第1