pci总线接口设计中的几点体会

《pci总线接口设计中的几点体会》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、PCI总线接口设计中的几点体会

2、第1...摘要：PCI总线是具有广阔应用前景的计算机局部总线。根据实际工作中的经验，分别讨论了PCI扩展卡总线接口设计在信号、功率接口和时序实现等方面的问题。1引言随着计算机系统及应用技术的迅速发展，PCI（PeripheralponentInterConnectSpecialInterestGroup）总线已经成为目前最流行的、也是最有发展前途的计算机系统局部总线，相应的，计算机应用领域的各种功能扩展卡也必将逐步发展为PCI标准的扩展插卡。目前PCI接口设计一般有两种方法，根据协议独立设计或购买国外公司提供的标准芯片。普通用户多采用后者，但成本较高，不宜产

3、品化；有一定实力的用户从知识产权及设计灵活性考虑多采用前者。然而，PCI总线与过去的ISA总线相比有其独特的要求和特点，其规范定义中牵扯到的概念和引线定义较为复杂，规则相对繁多，机械及电气特性要求严格，应用者短时间内一般难以掌握。笔者根据自己用FPGA设计制作PCI规范“即插即用”扩展卡过程中的经验教训，总结出若干心得体会叙述如下。2信号线部分在PCI局部总线规范信号线定义中，把总线的所有信号分为两部分，必备的和可选的。其实在必备信号线中有些也是可以省略的，可选信号使用时则更应仔细。在此只挑选若干条特殊信号线加以说明。2.1中断信号在PCI规范中INTA#至INTD#四条中断申请线用户都可

4、以使用，微机主板PCI插槽中也提供了INTA#至INTD#四条中断申请线，但实验证明，用户能够使用的只有INTA#一条（不同插槽中的INTA#是相互独立的，互相没有影响）。设计时不要忘记，这条中断线是漏极开路方式驱动的。2.2PAR信号此信号是主设备和从设备都必须实现的信号。需要注意的是此信号是由提供数据方驱动的，而不论该方是主设备还是从设备。并且该信号是地址/数据线AD[31::00]和命令/字节使能线C/BE[3::0]共36条信号线的奇偶校验，必须在输出数据的次时钟周期驱动该信号，接收数据方在该周期验证信号提供了奇偶性后，下一时钟周期由PERR#信号作出应答，数据正常传输时无效，发生

5、奇偶错时有效。整个过程延续三个时钟周期（见图1）。2.3SERR#信号该系统错误信号线被PCI规范列为必备信号。但实验证明，该信号对计算机整个系统影响非常大，一旦有效则造成系统死机，而该信号的产生机制也比较复杂，需要较多资源，故此信号一般情况可置之不理，扩展插卡上空置即可。2.4REQ#和GNT#信号此两条为总线仲裁信号。虽然被规范列为必备信号线，但若我们设计的插卡不用来作主设备，就不必浪费资源来实现它们了。3功率部分3.1接口驱动PCI规范规定：PCI总线是个CMOS总线，总线的信号驱动采用反射波方式，能力较弱，静态电流很小，因此板卡上的每条信号线只能有一个门电路负载挂接。这不仅是指通常

6、的数据/地址总线，而且包括了所有的信号线。因此，用户逻辑和PCI卡槽联系的每一条信号线都必须在中间设置一个双向三态驱动门（若干个74LS245，见图2），状态机和配置空间等用户逻辑必须放置在三态门之后，与总线隔离。否则大多主板无法启动或工作时间一长易烧坏主板。3.2电压匹配在PCI插槽上，虽然同时提供了+5V电源和+3.3V电源（有些主板的+3V电源线是空置的，没有提供该路电源），但目前配置的大都是+5V规范定义的引脚插槽。而由于功率或其他方面的要求，用户使用的设计芯片可能是工作在+2.7V或+3.3V（如ALTERA公司的10K系列），或者接口芯片本身虽工作电压为+5V，但接口之后的芯片

7、工作在+3.3V（如ALTERA公司的MAX7000系列芯片同时分别提供了工作电源和接口电源两种电源引脚）。面对此类难题不知如何应对。实验证明：尽管PCI规范区分+5V和+3.3V两种，但两种规范是可以兼容的，在+5V插槽中应用-3.3V信号接口完全可行。也就是说，用户使用+3.3V工作电压的FPGA芯片完全可以适用于目前的+5V规范并能够正常工作。这是因为PCI总线的信号驱动是采用反射波方式而不是入射波方式，PCI总线驱动器仅把信号电平驱动至2.5V，依靠反射波叠加形成驻波便可达到规定的+5V信号电平。我们使用3V电压驱动已超过了规范要求，当然可行。4时序方面PCI总线由于其工作频率在3

8、3MHz或66MHz，每个时钟周期只有30ns或15ns，故对时序要求十分严格，特别是对数据变化所占时间应特别注意。PCI规定信号为上升沿采样，下降沿数据改变。状态机设计时要充分考虑接口芯片本身的时延，必须保证数据在采样上升沿之前稳定。在此提请EDA工注意，不同工作速度的FPGA芯片的时延是不同的，因而FPGA芯片选型时一定要将芯片的时延计算在内，且要留有一定冗余量（例如，MA7032和7032V的时延分别为6ns和12