微机接口与技术试卷西南交大

《微机接口与技术试卷西南交大》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一、单项选择题1.通常我们所说的32位机指的是这种计算机的CPU（）。A.是由32个运算器组成的B.的运算器为32位C.有32条数据引脚D.包含有32个寄存器2.运算器的核心部件是（）。A.累加器B.算术逻辑部件C.数据总线D.标志寄存器3.微型计算机由（）组成。A.微处理器与内存储器B.控制器、运算器与内存储器C.微处理器、内存储器及I/O接口D.微处理器、内存储器及T/0设备4.总线是微处理器、内存储器和I/O接门之间交换信息的公共通路。总线屮的控制总线是（）的通路。A.微处理器向内存储器传送命令信号B.微处理器向I/O接口传送命令信号

2、C.外界向微处理器传送状态信号D.上述三种信号5.0前大部分微处理器采用软件堆栈技术，它是在微处理器外部的（1）区域,其数据结构的特点是（2）。（1）A.寄存器阵列B.EPROMC.RAMD.外存储器（2）A.先进先出B.后进先出C.后进后出D.同时进出6.8088处理器有20条地址线.可寻址访问的最大内存空间为（）BA.IKB.64KC.640KD.1M7.逻辑地址是（）地址。A.信息在存储器中的具体B.经过处理后的20位C.允许在程序中编排的D.段寄存器与指针寄存器井同提供的8.CPU中处理动作的最小时间单位是（）o八.指令周期B.时钟

3、周期C.机器周期D.总线周期9.在计算机系统中，由半导体材料制成的存储器是（）。A.磁盘、RAMB.光盘、ROMC.磁盘、ROMD.RAM、ROM10.RAM存储器中的信息是（）。A.可以读/写的B.不会变动的C.可永久保留的D.便于携带的11.01^1是（）A.只能读出的存储器B.只能写入的存储器C.不关机信息静态保存的存储器D.信息需要定时刷新的读/写存储器12.在8086/8088系统中，内存中采用分段结构，段与段之间是（）A.分开的B.连续的C.重叠的D.都可以13.接口电路中的中断屏蔽触发器用来（）。A.表示外设是否提出了中断请求

4、B.开放或屏蔽CPU的可屏蔽硬件中断INTRC.开放或屏蔽CPU的酮1D.幵放或屏蔽接口电路的中断请求14.8088CPU寻址I/O端口最多使用（）条地址线cA.8B.10C.16D.2015.当8088访问100H端口吋，必须采用（）寻址方式。A.直接B.寄存器间接C.立即D.变址16.传送数据时，占有CPU时间最长的传送方式是（）A.查询B.中断C.DMAD.上述三种一样17.采用中断方式进行I/O操作时，外设在处理信息时与CPU是处于（）工作。八.串行B.并行C.交替D,部分重叠18.当有4个8259采用级联工作时，主8259可直接与

5、（）个中断源连接。A.32B.16C.8D.519.由于8088有单独的I/O指令，所以其I/O端口（）A.只能安排在I/O空间内B.只能安排在存储空间内C.既可安排在1/0空间，也口安排在存储空间D.可安排在系统的整个空间1.已知中断类型码为16H，则其中断服务程序的入U地址存放在中断向量表的()中。八.0000H：0064H—0000H：0065HB.0000H：0064H—0000H：0067HC.000011:005811—000011:005911D.0000H：0058H—0000H：005BH21.对8253—5的定时与计数(

6、A.有两种不同的工作方式C.实质相同22.8255的PA口工作在方式1吋,)。A.定时只加时钟脉冲，不设计数值D.从各自的控制端口设置其PC端口()。A.用作两个4位I/O端门B.部分引脚作联络，部分引脚作I/OB.全部引脚均作联络信号D.作8位1/0端口，引脚都为1/0线23.8位D/A转换器的分辨率能给出满量程电压的()oA.1/8B.1/16C.1/32D.1/256(准确的为1/255)24.下面各8位二进制数的补码中，绝对值最小的是A.01111111B.10000001C.01101101D.1111111025.设有数据定义X

7、2DB10DUP(l,2DUP(0,l),3),则汇编后，变量X2占有的存储单元字节数是A、10B、6C、30D、60二、简答题1.执行如下指令后，标志寄存器中各状态位之值(CF，PF，AF，ZF,SF,0F)。MOVAX,34C5HADDAX,546AH答：CF=O,PF=O,AF=O,ZF=O,SF=1,0F=l2.什么情况下需要插入等待周期Tw?答：8088的每个总线周期通常包括4个T状态用于安排更细节的操作。当CPU访问速度较低的外设时，4个T不够，此时需要插入等待周期，插入方法如下：低速外设发信号到CPU的READY引脚，当该信号

8、无效时将请求CPU等待；CPU在每个T3的时钟前沿检测READY引脚，若测到无效，就会在T3、T4间插入一个等待状态Tw,然后CPU在每个T胃前沿继续进行测试，并根据结果决定下一