嵌入式底层硬件部分的设计

嵌入式底层硬件部分的设计

ID:22195269

大小:174.15 KB

页数:12页

时间:2018-10-27

嵌入式底层硬件部分的设计_第1页
嵌入式底层硬件部分的设计_第2页
嵌入式底层硬件部分的设计_第3页
嵌入式底层硬件部分的设计_第4页
嵌入式底层硬件部分的设计_第5页
资源描述:

《嵌入式底层硬件部分的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第三章嵌入式底层硬件部分的设计嵌入式系统的总体层次可以分为3个部分,包括上层的应用软件、中间层的操作系统和底层的嵌入式硬件平台。所以,我们根据构想的方式,把嵌入式系统的设计也划分成了中间层操作系统的设计、底层硬件平台的设计和上层应川软件的设计三个部分。首先耑要搭建一个硬件平台,然后根据用户的耑求配置系统的内部核心和文件信息系统等,把配置好的信息编译后上载到搭建好的底层硬件上。在构建好的底层硬件和屮间层软件系统后,然后把编写好的代码下裁到开发板中运行,验证操作系统能否正确实现预期的功能。本章的主要内容是搭建一个硬件的平台。3.1嵌入式硬件平台的主要结构嵌入式系统的硬件平台搭建最核心的部分

2、就是CPU内核的没计,它通过总线将CPU内核和外部设备相连接。其系统框图如图3.1所示。嵌入式系统的硬件平台外接设备,下载应用软件后保证能正确运行实现预定的功能。图3.1硬件平台结构图本次设计采用Altera公司的TP核,可以通过SOPCBuilder将以太网、SRAM、SDRAM以及Flash芯片等模诀集中在一个芯片内,这样可以人为的减少对外部硬件电路的设计,以此开发的产品能够有效的缩短开发时间进度,对成本的控制也是很有效的,而且也能提商员工的工作效率。NiosIICPU包含了CPU内核、系统外部设备、Avalon总线和片内的自定义逻辑。系统的外部设备比如通用的I/O接口、以太网控制

3、器、UART控制器和DMA控制器等都是由FPGA的内部逻辑与RAM资源來实现的。外部的SRAM大小为2M,4以交换存储数据,SDRAM的容量大小为8M,用来存放配置文件和uClinux系统以及用户的程序。当系统通电时,bootloader自动把配置从Flash中加载到FPGA上,然后从Flash中读取用户的程序和uClinux系统到SDRAM中,完成系统的启动。3.2FPGA系统3.2.1FPGA的概述FPGA巾逻辑块排列,通过内部连线实现功能。由于配置好的数据是存储在SRAM里而的,所以一般在使用含有SRAM的芯片时,要在工作的时候先把数据从SRAM屮导出,然后我们可以把这些数据放在

4、EPROM或其他的芯片上,通过控制,修改设备。IAJT—般是4输入的,当川户描述完电路后,软件会自动计算可能的结果,并写入RAM中,一个输入对应一个输出。3.2.2FPGA的基本特点1)采用AS1C,不需要把研制好的芯片投入工厂中生产,也可以获得我们所需的芯片。2)对于ASIC的样本芯片的研发我们可以完全实现定制,也可以定制部分。3)FPGA器件的内部含有的输入输出的引脚丰富,并且触发器的数目和类型也满足耑求。4)开发成本低、风险小、周期短的器件。5)PGA产品的工艺是采用功耗很低的CMOS,它可以兼容TTL和CMOS的电平。所以,从系统选择方面的考虑,FPGA的芯片是首先要考虑选择的

5、,它能够提高了系统的可靠性和集成度。3.2.3FPGA的设计流程FPGA的设计一般可以分为七个步骤。1)设计准备。先检验设计的可行性,做选择器件的型号和功能等方而的工作。2)对于输入方式的设计:通过把软件产品开发出来的形式来表现,通过电脑的方式显示现象。可以表现输入的方式有3种,包括:HDL、wave、原理图这3种输入方式。3)功能仿真:先对电路进行逻辑功能的验证,初步对功能进行功能的检测。如果发现有错,那就要进行电路的修改。4)设计的处理方式:在FPGA的设计过程屮,我们要针对输入的条件进行审查、修改、验证,通过编译的方式产生最后结果,这是设计中的重中之重。处理的过程包括:、逻辑的优

6、化、语法和规则的检查等方面的修正。5)时序逻辑的仿真结果查看:根据不同设备的布局和接线,器件内部的延时是根据布局布线方式的不同的而不同。6)器件编程测试:经过时序仿真完成以后,软件会生成数据文件。当需要达到一定的条件,比如算法,编程等。编程完成后,生成的文件可以用于校验和加密等工作。3.2.2FPGA设计的重要特征FPGA在数字系统中可以代替一些数字的逻辑芯片而得到广泛的应用。FPGA也能实现不同逻辑功能的AS1C的有效方法。它是进行原型设计最理想的载体,通过FPGA来验证,可以降低开发成本、缩短开发的周期。1)可读性可读性好的要求:首先有硬件描述语言设计的原理图与EPGA设计应包含足

7、够详细的注释;其次详细的说明原理图之间的关系;最后详细的说明各个模块。2)可重复性可重S性的要求:FPGA的设计确保不同设计者能从不同部位开始,重新进行布线,也可以得到相同的结果。对于FPGA设计的可重复性,应该注意的两点:第一是随机种子数,第二是布局布线编辑的情况。3)可测性开发商和系统工程师都应该考虑可测性这个重要的因素。3.2.5FPGA的设计工具FPGA的设计工具有两种,包括:Altera和Xilinx设计工具。对于Altera的可编程

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。