基于fpga信号发生器开题报告

《基于fpga信号发生器开题报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、燕山大学本科毕业设计（论文）开题报告课题名称：基于FPGA的函数信号发生器学院（系）：里仁学院年级专业：12级电子信息工程学生姓名：侯晓闻指导教师：肖丽萍完成日期：2016年3月21日2一、综述本课题国内外研究动态，说明选题的依据和意义随着现在工业和技术的不断提高，传统的分立元件式模拟信号发生器频率稳定性低、可靠性差，已经不能满足实际应用的需要，所以就必须有频率稳定性、精确度更高的信号发生器解决这个问题。为了避免传统通信信号发生器的信号发生技术带来的诸多不便，同时随着数字信号处理和集成电路技术的发展，为了迎合大部分普通用户以及适应市场需求，绝大多数的数字频率集

2、成芯片只能产生传统正弦波、矩形波、三角波等常用周期波形。在传统的模拟调制系统实现中，大多数是采用模拟乘法器加滤波器的方法来实现，这样就造成了精度低、可控性差、抗干扰能力弱的特点。虽然，现有的一些主流上用数字频率合成也提供某些模拟调制的功能，但是，这种专用数字频率合成芯片把所有功能集中在一块芯片上，必然导致可控性不够灵活，而且性能会受到影响，这是如果能充分利用现场可编程门阵列（FPGA）的可重复编程性、资源的丰富性以及高速等性能，除了能产生专用数字频率合成芯片所具备的单品连续波、非连续波、各种形式的线性调频信号以外，还可以轻松实现各种复杂的非线性调频信号、模拟调

3、制信号这些灵活性能和现场可编程时数字频率合成芯片所不能达到的。进而说现场可编程门阵列器件的高速、高可靠性和现场可编程等优点，已开始广泛应用与数字电路设计、微处理器系统、数字信号处理、通信及等不同的科技领域。因此利用可编程门阵列其设计信号发生器具有相当高的优越性和非常广阔的应用前景。FPGA函数信号发生器用直接数字频率合成技术，使之具有以下特点：1频率切换速度快；2输出相位噪声低；3可以产生任意波形；4全数字化实现，便于集成，体积小，重量轻；5灵活的接口和控制方式6比专用芯片功耗也低。基于FPGA的函数信号发生器是实现正弦波、三角波、矩形波的生成、步进调制并且在

4、液晶显示屏上实时显示频率值、波形类型、输出电压有效值的系统。通过本设计可以加强自己VHDL语言、分频器、相位累加器、DA转换、低通滤波器等许多知识的认识和独立解决问题的能力。设计的现实意义在于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低的优点，可以更广泛的应用与电子技术试验、医疗、自动控制系统以及其它许多领域。2而且随着我国经济和科技的发展，对相应的测试仪器和测试手段提出了更高的要求，而波形发生器已成为测试仪器中至关重要的一类，因此开发波形发生器具有很大的意义.FPGA的发展趋势：越来越多的系统厂商选用FPGA来实现最终产品，或为大型ASIC和SOC

5、设计做初期的原型设计。在FPGA上可以用与ASIC相当的速度验证和调试产品的功能，可节约数月的时间并且避免了重新掩膜的风险。二、研究的基本内容，拟解决的主要问题本课题研究的基本内容：（1）查阅资料了解比较现有信号发生器的功能、种类、性能及工作原理。（2）了解FPGA技术的特点及应用领域，学习掌握FPGA开发工具及设计流程。（3）学习掌握VHDL语言。（4）设计基于FPGA的信号发生器，给出总体设计框图，设计硬件电路并编写软件；用Modelsim进行仿真测试，给出仿真结果。（5）搭建电路产生指定的信号拟解决的主要问题：（1）信号发生器输出的各种性能指标:选择波形

6、、输出电压、输出电流、通过按键实现增减幅度、频率控制模块。（2）DA滤波器的有源滤波器的选择。三、研究步骤、方法及措施研究步骤流程如图1掌握FPGA设计流程掌握信号发生器工作原理掌握VHDL语言要求比较不同实现方案的优缺点2设计基于FPGA的信号发生器，给出总体方案选择最优方案进行编程调试用Modelsin进行系统仿真测试软硬件联调通过，实现信号发生器功能图1信号发生器的系统成如图2FPGA部分分频器时钟复位系统控制器波形转换正弦波波形三角波滤波输出方波调幅其他波型调频图2信号发生器系统组成2研究方法:本课题软件部分采用方案是采用VHDL语言来编程，然后下载文

7、件到FPGA来实现。相比较要求滤波器要求通带可变，实现很难，高低频率比不可能做的很高的振荡器频率合成方案，利用VHDL语言来编程，然后下载文件到FPGA来实现更快速便捷。VHDL语言是电子设计领域的主流硬件描述语言，具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大降低了硬件设计任务，提高了设计效率和可靠性，要比模拟电路快得多。利用FPGA具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，极大地提高了电子系统设计的灵活性和通用性，而且大大缩短了系统的开发周期。本硬件电路使用DA电路与滤波电路组成，采

8、用DAC0832作为为输出DA电路，并