基于龙芯3a1500的计算加速模块设计方法

《基于龙芯3a1500的计算加速模块设计方法》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于龙芯3A1500的计算加速模块设计方法技术信息化越来越深入的今天，传统加固计算机只依靠CPU进行数据处理的方式己不能满足对高速计算的高要求，对于研发高性能数据处理能力的计算机技术的需求已愈发强烈。遵守加固计算机通用化、系列化、模块化的设计思路，在现有通用计算机平台上，兼容现有标准体系，提升计算机处理能力，是现在重点研宄的方向。国际上对高速计算技术已发展的比较成熟，不断发布高速处理器及GPU协助计算方法等，计算加速效果非常良好。但国外提供的软硬件存在安全隐患，可能在处理器及软件系统屮被设置后门和編洞［1］，使我方设备及数据安全性受到严重威胁。深刻挖掘我W自有技术潜力［2"3］,开发

2、自主可控的具有高速计算能力的技术至关重要［4］。木文提出一种基于国产龙芯处理器的计算加速技术，采用3A1500+2FPGA的模式，搭配我国自主开发的麒麟操作系统，能够在软件硬件方而达到自主可控，满足对高速计算技术的需求。设计思路为了提高计算处理模块的通用性，兼具FPGA计算定制能力和CPU操作系统兼容性，CPU+FPGA的模式［5_6］可以充分发挥龙芯平台的特长，又可弥补高性能计算方面不足，是一种适合现有军用需求的设计思路。本设计名为基于龙芯3A1500的计算加速模块，简称计算加速模块。硬件设计基于龙芯3A1500的计算加速模块功能框图如图1所示，以龙芯3A1500处理器为核心［71

3、,搭配AMD780E+SB710芯片组，构成模块硬件主框架。计算加速模块采用高速DDR3内存芯片，结合两片高性能FPGA芯片，以提供高性能的计算能力。本模块制版采用标准6UVPX总线架构，具有较强的抗恶劣环境能力，适用于对计算能力要求较高的舰载、车载设备。龙芯3A1500处理器为龙芯系列4核处理器，最高工作频率1GHz,片内集成2个64位400MHz的DDR3控制器、2个16位800MHz的HT控制器。龙芯3A1500的双HT总线接口为连接FPGA,以提高计算能力的方式提供了高速接口。计算加速模块采用AMD780E芯片作为主模块的北桥，通过北桥的HT总线接口与龙芯3A1500处理器连

4、接；通过DDR3显存芯片实现显示存储空间的扩展;通过北桥PC旧X1接口与lnteli210千兆网络芯片连接;利用北桥A-LINK高速总线，实现与南桥的互联。此外，北桥芯片还提供1路POEX16接口（可拆分为2路PCIEX8）和1路PC旧X2接口，用于系统内的功能模块扩展，并连接于VPX连接器；北桥提供显示功能，支持VGA及DVI显示接口。南桥内部集成丰富的功能外设接口，包括高速A-LINK、USB、SATA以及LPC接口等,USB、SATA接口可直接从南桥输出，PS/2接口可通过南桥的LPC总线挂接SuperlO实现。为实现较强的计算能力，计算加速模块搭载两块FPGA芯片，FPGA芯

5、片采用Xilinx公司的高性能VIRTEX-6。FPGA0通过HT总线与龙芯3A1500实现通信，并通过PCIEX8总线与北桥780E连接，外出两路RapidlOX4高速串行总线，满足高速数据交换的需求。FPGA1通过PCIEX8总线与北桥780E连接，外出一路RapidlOX4高速串行总线。1电源电路设计电源作为电路运行的动力和载体，电源设计是电路设计的基础。合格的电源设计，需要在充分了解各器件及电路需求的前提下，配备好各电源电压、功耗分配、纹波干扰等。通过本设计供电电路及转换电源，提供各器件工作所需电压，具体的电源分配如图2所示。本模块涉及电源种类较多，设计思路为通过统一电源供电

6、，在模块设计各种电源转换电路，提供各器件工作所需各电压。在本设计屮，依据VPX架构的特点，电源输入统一由12V供电，理论上可提供300W以上的功率，而本模块功耗在60W以内，可满足功耗需求。CPU核心电压CPU_1.1V由12V直流电源经DC-DC模块转化而来，最高可提供30A1.1V电源。12V经DC-DC模块转化为1.5V、2.5V、1.0V,分别给予闪存、FPGA供电。5V电压由12V转化提供，后经过LDO芯片转化为其他板级电压。2时钟电路设计木设计中时钟设计涉及器件主要有龙芯3A1500、南北桥及FPGA芯片。龙芯3A1500处理器通过外部的晶振等吋钟源提供其所需的工作吋钟；

7、外接的14.318MHz晶体通过外部时钟发生器，为南桥、北桥以及PCIE设备提供其所需的工作时钟，模块的时钟分配见阁3。3复位电路设计原理木设计釆用MAX706决定整个模块的复位。首先上电复位后由VPX连接器提供电源和原始的复位信号，主模块中MAX706负责完成对CPU、南桥和外围电路的复位工作，芯片内部集成严格的时序逻辑控制电路，可以保证系统按照严格的时序进行复位，完成稳定启动。系统可以通过CPU的GPIO信号控制系统整体复位。系统复位电路原理框图如图4