基于89c51和fifo的多路高速数据采集系统设计

《基于89c51和fifo的多路高速数据采集系统设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于89C51和FIFO的多路高速数据采集系统设计摘要：文章介绍了一种基于单片机89C51和FIFO的多路高速数据采集系统，给出了系统的总体设计方案，对各组成电路模块进行了详细的设计，用C语言编写了软件程序。　　关键词：89C51；FIFO；高速数据采集；A/D转换；信号调理　　引言　　数据采集是将被测的各种参量通过相应的传感器转换为模拟电信号，再将模拟电信号进行处理（放大或衰减），然后经过采样、量化、编码、数据预处理和传输等步骤，最后进行存储记录的过程，完成相应功能的系统称为数据采集系统。随着

2、高速数字处理以及高速数据采集系统要求的越来越高，现在的数据采集系统不仅要求其具有较高的采样速率和足够宽的工作带宽，还要有较高的精度以提高其动态范围。　　我们通过FIFO（First-InFirst-Out）实现了单片机对B-dot磁探针信号的高速采集。为了能够完成对B-dot磁探针信号的高速采集，并对采集到的大量数字信号进行缓存处理，采用TLE2072、AD7899、IDT7204、IDT71256和89C51单片机一起设计了一个多路高速数据采集系统，制定和设计完成相应的硬件及接口系统。　　1系

3、统的整体设计　　图1所示为一个三路高速数据采集系统结构框图。由图可知，该高速数据采集系统主要包括信号调理电路、A/D转换电路（ADC）、FIFO、89C51、SRAM、485总线和上位机等部分。　　图13路高速采集系统结构框图　　ADC将采集到模拟信号实时转换为数字信号，以实现数字化采样。在基于89C51高速数据采集系统中，89C51往往不能适应ADC的工作速率，因为ADC总是在进行数据输出，如果由单片机直接读取A/D转换的数据，则系统的采样率会大大降低，所以在89C51和ADC之间增加了缓存器

4、。常用的缓存器有RAM、SRAM等，但是若用它们作为缓存器，采集系统必须增加地址发生电路，SRAM还需要总线仲裁电路，因而使器件多，时序复杂，可靠性不高。而FIFO恰好架起了ADC和89C51之间的一座桥梁。由ADC把采样转换值同步写入FIFO，每写入一块数据便向单片机发出一个信号，以提醒单片机从FIFO中读取数据块。FIFO芯片数据进出有序、输入输出口独立，可作为输入缓冲使用，无需复杂的辅助电路，占用系统资源较少。　　89C51通过总线、I/O口及少量外围电路控制ADC、FIFO、SRAM的操

5、作；89C51通过485总线实现和上位机的通信。　　2硬件电路设计　　2.1信号调理电路　　图2中的信号调理电路对B-dot磁探针信号进行调理，TLE2072是低噪声高速JFET输入运算放大器，它的单位增益带宽可达10MHz，电路中起到前置放大及阻抗变换的作用。一方面滤除干扰信号，另一方面使调理后的信号与ADC芯片的量程相匹配。　　图2信号调理电路　　2.2ADC、FIFO及单片机89C51的接口　　为了满足高速数据采集系统分辨率、转换时间、采样率的要求，A/D转换芯片采用的是AnalogDev

6、ice公司生产的AD7899，AD7899是快速、低功耗、高分辨率、14位逐次逼近（SAR）型ADC，转换时间为2.2μs，采样率为400ksps，满足B-dot磁探针信号实时、高精度采样的要求。　　FIFO作为连接ADC与单片机之间的关键器件，其参数的高低与数据采集的速度的快慢直接相关。FIFO的读写速度必须大于等于ADC的采样率，才能充分发挥ADC高采样率并保证不丢失数据，且在满足数据存储容量的要求下，FIFO芯片采用IDT公司的IDT7204，IDT7204是4k9位的可以实现先进、

7、先出的异步读写操作的双端口存储器，具有数据进出有序、输入输出口独立的特点。灵活使用多片IDT7204级联可以构成不同容量、不同宽度的缓存系统。本系统采用两片IDT7204进行宽度扩展，三路模拟采集信号共需六片IDT7204芯片。其中单路高速数据采集系统中，AD7899、IDT7204及与89C51的接口设计如图3所示。　　AD7899共有三种工作模式：EOC模式、BUSY模式和连续转换模式。连续转换模式用于基于MCU的系统，即系统中A/D转换芯片和MCU是通过FIFO或DMA来接口的。本系统中A

8、D7899采用外部时钟，CLKIN和CONVST脚连接在一起的连续转换模式。　　AD7899的工作过程如下：　　（1）外部时钟信号CLKIN作为AD7899的转换启动控制信号；　　（2）单片机的p1.1口控制AD7899的RD和CS，控制何时进行读操作；　　（3）连续转换模式下，BUSY/EOC作为EOC输出。转换启动时，EOC置高；转换结束后EOC置低一个时钟周期，表示数据在0D0～0D13处有效。　　图3中包括FIFO扩展宽度电路连接图。这是由两片9位IDT7204扩展宽度构成的14位存储模