硬件描述语言vhdl及其应用

硬件描述语言vhdl及其应用

ID:21784239

大小:1.05 MB

页数:180页

时间:2018-10-20

硬件描述语言vhdl及其应用_第1页
硬件描述语言vhdl及其应用_第2页
硬件描述语言vhdl及其应用_第3页
硬件描述语言vhdl及其应用_第4页
硬件描述语言vhdl及其应用_第5页
资源描述:

《硬件描述语言vhdl及其应用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、硬件描述语言VHDL及其应用哈工大微电子中心王进祥电话:6415979-806一、目的了解目前电子设计系统方法及流程了解/掌握综合与验证工具能用VHDL设计复杂功能电路二、内容高层次设计概述如何写优化的VHDL代码examplesSoC设计方法学设计工具使用三、如何学习本课程带着实际课题学习,多提问题,一起分析、讨论9/15/20212一、高层次设计概述EDA工具发展设计方法深亚微米设计问题测试综合(可测性设计)Top-down设计流程硬件描述语言综合VHDL设计小结9/15/20213年代名称硬件特征70’sCAD16位小型机图型编辑,设计规则

2、检查80’sCAE32位工作站LVS工具90’sEDA32位工作站逻辑/行为综合工具NowSoC?32位工作站物理综合工具,IP复用技术1.1EDA工具发展9/15/202141.1EDA工具发展(Cont.)CAD:逻辑图输入、逻辑模拟、电路模拟、版图设计和版图验证分别进行,需要对两者结果进行多次比较、修改。设计规模较小CAE:集逻辑图输入、逻辑模拟、测试码生成、电路模拟、版图设计、版图验证等工具一体,构成一个较完整的IC设计系统EDA:HDL取代逻辑输入,逻辑网表由综合工具自动产生,可管理性增强,易于维护和数据交换SoC:采用深亚微米工艺生产

3、技术,基于平台设计和IP复用技术,时序收敛性为首要目标9/15/20215自顶向下设计方法(Top-down):系统行为设计结构设计逻辑设计电路设计版图设计1.2设计方法自底向上设计方法(Bottom-up):系统功能划分单元设计功能模块设计子系统设计系统总成基于平台设计方法(Platform-based):SoC设计普遍采用的方法,SoC平台和IP—IntellectualProperty其它设计:嵌入式设计方法,层次式设计方法等9/15/202161.3深亚微米设计问题连线延时时序模型器件模型信号完整性电磁干扰功耗设计工具综合优化工具布图规划

4、工具SDFPDEFSDF—标准数据格式PDEF—物理设计交换格式9/15/202171.4测试综合目的:集成电路的测试简单化嵌入可测试结构,加速可测性设计产品制造前就可评价设计的可测性消除冗余逻辑诊断不可测的逻辑结构内容:测试嵌入、设计规则检查、测试码生成、故障模拟/诊断和输出测试图样测试综合包括了使测试成功的每一步骤:如加入带测试因素的电路,对逻辑综合增加约束条件以满足测试要求及对高级语言描述的可测结构的综合等都可归结为测试综合9/15/202181.4测试综合(Cont.)方法:FullScanPartialScanBISTBoundaryS

5、can标准/规范:IEEE1149IEEEP1500VSIARelatedSpec.SoC可测试设计:IP可测试设计GlueLogic可测试设计测试存取结构分类:1—Pass2—Pass9/15/202191.5Top-down设计流程TIMINGLVS/DRCEXTRACTIONRouteSignoff--Gates&PlacementSynthesis&PlaceDesignPlanningCOTSIGNOFFPLANNINGSYNTHESISFLOORPLAN,P&REXTRACTIONLVS/DRCTIMINGLTL9/15/202110

6、1.6硬件描述语言VHDL&VerilogVHDLObjectEntity—I/O界面描述Architecture—功能定义Process—行为模块Library—VHDLObject的集合Package—数据类型、子程序、子单元的集合Configuration—Architecture/Parameter选择9/15/2021111.6硬件描述语言(Cont.)VHDL中的端口:InOutInoutBufferBlk1Blk3Blk4Blk5Blk2InInoutOutBufferEntity9/15/2021121.7综合Definition

7、:Synthesis=Translation+OptimizationHDLcodegtechlogicnetlistmin(SpeedXAreaXPower)Optimization&technologyMappingBehavioralSynthesis:SchedulingandAllocationAlgorithm9/15/2021131.8VHDL设计小结一个完整的设计由一些子单元相互连接而成每个子单元有一个Entity和至少一个Architecture单元间数据传递是通过在Entity中描述中所声明的端口进行,通信端口的信号类型、端口

8、宽度以及端口方向要匹配一个Architecture可包括Behavioral、Dataflow和Structure风格语句子单元(Com

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。