基于fpga光栅位移测量系统的设计

《基于fpga光栅位移测量系统的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA光栅位移测量系统的设计　　摘要介绍一种基于FPGA光栅位移测量系统。说明光栅信号细分和测量原理，运用最小二乘法，设计一个具有测量点、线、圆等功能的光栅测量系统，解决目前光栅测量系统速度慢、实时性差、功能单一、界面不友好等问题。通过Verilog实现该系统的辨向电路、计数电路等，并运用EDA综合仿真软件进行仿真试验。试验表明：此系统简化仪器电路，降低仪器的成本，提高仪器可靠性。　　【关键词】FPGA光栅信号Verilog辨向电路计数电路　　1概述　　光栅位移传感器是基于光栅莫尔条纹信息变换原理的模?C数传感器[1]，光栅信号由于不受时间

2、影响、抗干扰力强等优点，光栅传感器位置测量技术在医疗设备、精密现代化加工设备等方面得到了广泛的应用。目前光栅位移测量系统方案主要包括：光栅位移信号处理电路（滤波、降噪等）、控制单元、LCD显示电路及功能键。这些方案实现的方法各不相同，也各有不足[2，3]。例如：刘翠玲，赵权等人[2]提出运用单片机作为处理芯片，存在控制速度慢，精度低等不足；谢敏[3]提出使用一片FPGA芯片完成细分、辨向计数等功能，提高了数据处理的实时性，但存在人机界面不友好等不足。　　针对目前光栅测量方案的不足，本文以FPGA为主芯片，采集光栅信号并对光栅进行细分，运用Veri

3、logHDL语言对FPGA进行硬件编程，使FPGA实现细分、辨向、计数等功能，大大减轻单片机的负担，并运用单片机读取计数器的值并进行数学处理，使系统实现点、线、圆的测量等功能，最后用液晶显示屏显示结果或通过USB口将所测的元素上传到上位机后在屏幕上描绘出来，形成一个高速、人机界面友好、低成本、高精度的多功能测量系统，满足机床测量的需求。　　2系统总体设计　　该测量系统选用低成本的新天光电50线/mm的光栅传感器，当它正常工作的时候，输出相差为900的TTL方波信号A+、B+和它的反信号A-、B-，以及R+和其反信号R-即参考点信号三组信号。　　X

4、轴、Y轴、Z轴分别连接3路光栅传感器，光栅传感器输出的三路信号经过FPGA里的四细分及辨向后，输出正向或反向脉冲信号并对其进行计数，然后单片机通过读取FPGA中数字量，并通过运算，得出光栅移动的位置，最后用LCD显示结果或通过USB口与PC机进行双向通讯。系统总体设计框图，如图1所示。　　3硬件设计　　本系统硬件电路主要由光栅传感器、差分放大器MC3486、74HC14、LCD、单片机C8051F341和A3P030等组成。运用Flash架构FPGA的速度快、密度高、可在线修改等的特点，完成对光栅信号的处理，并实现对X轴、Y轴、Z轴光栅信号的细分

5、、辨向、计数、位移测量的功能，其计数频率高达到200MHz，分辨率达26位。　　3.1FPGA模块设计　　通过电子学细分提高光栅的精度，则必须要实现细分、辨向、计数的功能。本系统的设计主要是运用FPGA来实现细分、辨向和计数的逻辑电路，核心芯片采用的是actel公司的A3P030，此芯片系统门电路多、运行速度极快、功耗低、掉电不易失、价格不错，克服了用DSP和单片机导致的运算速度慢的缺点。故常作为首选芯片。　　3.1.1四倍频细分原理　　FPGA里的四细分电路的设计思路是：FPGA接收来自经过差分放大器、整形器后的2路相差900的A、B相信号，然

6、后如果对A、B相信号的上升沿和下降沿都进行计数，从而实现四细分计数，使测量精度提高4倍。本文选用触发器D来获取A、B相信号的边沿脉冲，是因为D触发器的输出只有在时钟上升沿的时候才能随输入端D变化的特点。　　3.1.2辨向计数原理　　D触发器能消除输入信号的尖脉冲影响，所以为了提高系统的抗干扰性能，选用经过第一个D触发器产生与时钟同步的信号A1、B1，再经过第二个D触发器产生与时钟同步的信号A2、B2。A2、B2与A1、B1分别延时一个时钟周期。　　A1、B1是前一刻的状态，A2、B2是当前状态，分析A1、B1、A2、B2电平状态的关系可知：一个周

7、期内，光栅正向运动时，A1B1A2B2电平值有（0010）、（1011）、（1101）、（0100）四个值，每发生一次这样的变化，可逆计数器进行加1；当光栅反向运动时，A1B1A2B2电平值有（0001）、（0111）、（1110）、（1000）四个值，每发生一次这样的变化，可逆计数器进行减1（四个状态前后相互关联，若状态不连续变化视为无效）。　　将以上?辑，运用LiberoIDE软件、Verilog语言，实现辨向计数的功能。　　3.1.3FPGA软件程序设计　　本系统设计的FPGA模块主要采用Verilog语言实现光栅信号的细分、辨向、计数、响

8、应单片机发出测量的功能。其程序流程图，如图2所示。　　3.2单片机C8051F341模块设计　　C8051F341单片机通过P0、P2口