实验 cmi码型变换实验

实验 cmi码型变换实验

ID:21716417

大小:220.00 KB

页数:8页

时间:2018-10-24

实验 cmi码型变换实验_第1页
实验 cmi码型变换实验_第2页
实验 cmi码型变换实验_第3页
实验 cmi码型变换实验_第4页
实验 cmi码型变换实验_第5页
资源描述:

《实验 cmi码型变换实验》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验CMI码型变换实验一、实验原理和电路说明在实际的基带传输系统中,并不是所有码字都能在信道中传输。例如,含有丰富直流和低频成分的基带信号就不适宜在信道中传输,因为它有可能造成信号严重畸变。同时,一般基带传输系统都从接收到的基带信号流中提取收定时信号,而收定时信号却又依赖于传输的码型,如果码型出现长时间的连“0”或连“1”符号,则基带信号可能会长时间的出现0电位,从而使收定时恢复系统难以保证收定时信号的准确性。实际的基带传输系统还可能提出其他要求,因而对基带信号也存在各种可能的要求。归纳起来,对传输用的基带信号的主要要求有两点:1、对各种代码的要求,期望将原始

2、信息符号编制成适合于传输用的码型;2、对所选码型的电波波形要求,期望电波波形适宜于在信道中传输。前一问题称为传输码型的选择;后一问题称为基带脉冲的选择。这是两个既有独立性又有互相联系的问题,也是基带传输原理中十分重要的两个问题。传输码(传输码又称为线路码)的结构将取决于实际信道特性和系统工作的条件。在较为复杂的基带传输系统中,传输码的结构应具有下列主要特性:1、能从其相应的基带信号中获取定时信息;2、相应的基带信号无直流成分和只有很小的低频成分;3、不受信息源统计特性的影响,即能适应于信息源的变化;4、尽可能地提高传输码型的传输效率;5、具有内在的检错能力,等

3、等。满足或部分满足以上特性的传输码型种类繁多,主要有:CMI码、AMI、HDB3等等,下面将主要介绍CMI码。根据CCITT建议,在程控数字交换机中CMI码一般作为PCM四次群数字中继接口的码型。在CMI码模块中,完成CMI的编码与解码功能。CMI编码规则见表4.2.1所示:表4.2.1CMI的编码规则输入码字编码结果001100/11交替表示因而在CMI编码中,输入码字0直接输出01码型,较为简单。对于输入为1的码字,其输出CMI码字存在两种结果00或11码,因而对输入1的状态必须记忆。同时,编码后的速率增加一倍,因而整形输出必须有2倍的输入码流时钟。在这里

4、CMI码的第一位称之为CMI码的高位,第二位称之为CMI码的低位。在CMI解码端,存在同步和不同步两种状态,因而需进行同步。同步过程的设计可根据码字的状态进行:因为在输入码字中不存在10码型,如果出现10码,则必须调整同步状态。在该功能模块中,可以观测到CMI在译码过程中的同步过程。CMI码具有如下特点:1、不存在直流分量;2、在CMI码流中,具有很强的时钟分量,有利于在接收端对时钟信号进行恢复;3、具有检错能力,这是因为1码用00或11表示,而0码用01码表示,因而在CMI码流中不存在10码,且无00与11码组连续出现,这个特点可用于检测CMI的部分错码。C

5、MI编码模块组成框图如图4.2.1所示。CMI编码器由:1码编码器、0码编码器、输出选择器组成。1、1编码器:因为在CMI编码规则中,要求在输入码为1时,交替出现00、11码,因而在电路中必须设置一状态来确认上一次输入比特为1时的编码状态。这一机制是通过一个D触发器来实现,每次当输入码流中出现1码时,D触发器进行一次状态翻转,从而完成对1码编码状态的记忆(1状态记忆)。同时,D触发器的Q输出端也将作为输入比特为1时的编码输出(测试点TPX03)。2、0编码器:当输入码流为0时,则以时钟信号输出做01码。3、输出选择器:由输入码流缓冲器的输出Q用于选择是1编码器

6、输出还是0编码器输出。输入码经过编码之后在测试点TPX05上可测量出CMI的编码输出结果。M序列产生器:M序列产生器输出受码型选择跳线开关KX02控制,产生不同的特殊码序列(111100010011010或1110010)。当输入数据选择跳线开关KX01设置在M位置时(右端),CMI编码器输入为M序列产生器输出数据,此时可以用示波器观测CMI编码输出信号,验证CMI编码规则。错码发生器:为验证CMI编译码器系统具有检测错码能力,可在CMI编码器中人为插入错码。将KX03设置在E_EN位置时(左端),插入错码,否则设置在NO_N位置(右端)时,无错码插入。随机序

7、列产生器:为观测CMI译码器的失步功能,可以产生随机数据送入CMI译码器,使其无法同步。先将输入数据选择跳线开关KX01设置在Dt位置(左端),再将跳线开关KX04设置在2_3位置(右端),CMI编码器将选择随机信号序列数据输出。正常工作时,跳线开关KX04设置在1_2位置(左端)。在该模块中,测试点的安排如下:1、TPX01:输入数据(256Kbps)2、TPX02:输入时钟(256KHz)3、TPX03:1状态记忆输出4、TPX04:输出时钟(512KHz)5、TPX05:CMI编码输出(512Kbps)6、TPX06:加错输出指示CMI译码模块组成框图如

8、图4.2.2所示。CMI译码电路由串并

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。