物流系统多方群策表决模型设计

物流系统多方群策表决模型设计

ID:21696098

大小:55.00 KB

页数:6页

时间:2018-10-23

物流系统多方群策表决模型设计_第1页
物流系统多方群策表决模型设计_第2页
物流系统多方群策表决模型设计_第3页
物流系统多方群策表决模型设计_第4页
物流系统多方群策表决模型设计_第5页
资源描述:

《物流系统多方群策表决模型设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、物流系统多方群策表决模型设计  :C931:A  内容:在群体决策中,应该以一种正确和有效的表决方法来保障最终决策结果的正确性和全面性。本文设计出了一种表决器,并讨论了表决器与供应商、客户和物流企业各方的关系和作用。  关键词:GDSS决策与表决逻辑模型  GDSS表决模型设计  IGDSS在供应链管理对于协调企业之间利益矛盾、解决各方目标冲突,寻求整个供应链系统的最大效益等方面有极大的作用。而群策表决器直接决定了系统最终决策输出,它使用特定的方法对参与群体决策的各决策方的决策意见进行综合处理,作为对相应决策终端进行决策评价的重要依据。其基本

2、工作原理如图1所示。  (一)基本表决模型设计  本文重点对基本表决模型的主要部件表决器进行分析和设计。为简单起见,仅以三个决策终端进行异步、均权的三模这一种基本表决情况进行分析和设计。  表决器模型的设计主要内容有:建立一种可用于分布式群体决策系统的表决模型;对模型进行分析,建立相应的逻辑结构;对所有可能的表决组态进行分析,确定其对应的表决条件;就三模表决形式进行分析,确定有效表决组态;建立该模式下的有效表决真值表,并进行逻辑简化,以便于软件仿真和硬件设计。  (二)表决模型及控制逻辑结构设计  本文主要考虑的是GDSS中最基本的三模均权异

3、步表决模式。在该系统中,表决逻辑在实现上可采用两两比较限制输出的方法,其表决函数为:  Dvi=DAiDBi+DBiDCi+DCiDAi(其中,i=0,1,2,3,n)(1)  另一方法是将待表决的输入数据进行统一表决,其表决函数为:  Dvi=DAiDBiDCi+DAiDBiDCi+DAiDBiDCi(2)  对式(2)进行简化,结果和式(1)完全一致。在结构上后者的表决逻辑更为统一,更利于采用逻辑芯片加以电路实现。同理,只需将三模各输入数据的每一位均等同处理,即可实现三模信息表决输出;只要在三模表决基础上加以扩展,此方法也可用于更多模的表

4、决系统。  表决器要实现正确的表决输出功能,必须具备相应的控制逻辑。从实际的角度考虑,最好采用异步输入、同步输出的表决模式。此外,除实现基本的表决输出功能外,还要求能够进行仿多模方式的表决。  表决器中每一模数据的输入均配置一个有效数据计数器DCT,其初始值为0;每输入一个有效的数据,DCT值就加1。只要DCT达到规定值,就可表决输出。此外,每完成一次表决输出后,需立即给出任务同步信号,同时自动将DCT复位,以便准备进行下一个数据的表决。  表决器工作过程大致如下:初始化及功能测试→数据打入与数据计数→执行计时程序或重复运

5、算→表决输出及偏差指示→表决级同步→偏差计数及决策屏蔽→表决级卷回。  (三)表决条件逻辑分析  为使表决器正确地输出,应对GDSS中的各参与决策方对应端口输入数据的所有可能组态进行逻辑分析,本文以三模表决系统为例。  可以用i、j、k分别表示A、B、C三模输入数据的倍数,即用iA+jB+kC表示系统的A模有i个、B模有j个、C模有k个分别相同的输入需要进行表决输出。若系统具备仿多模表决方式(以软件方式实现单模仿多模或多模仿更多模的表决系统),则i、j、k分别可能取值0、1、2、3(本模型采用两位数据输

6、入计数器)。这样,各模输入可能有无输入、一模输入、两模相同输入和三模相同输入等四种不同的表决数据的情况(即输入为00、01、10和11等4个状态)。于是,三模表决系统对应的输入表决组态总数为:43=64。  首先,根据表决原则除去空、A、2A、2A+2B等10个不能进行表决输出的组态。进一步分析可知2A+2B+2C、2A+2B+3C、2A+3B+3C、3A+3B+3C等8个组态也是不会产生的,因为在这些组态产生之前,表决器已经表决输出。经过上述分析后可以确定:事实上可能有输出的表决组态共有46个,如表1所示。  当然,更为可靠的方法是在上述组

7、态情况产生时同时对三模发出偏差指示,通知各输入方重新进行计算输出,或者根据各模的偏差记录以及表决加权值,选择可靠性高的一方输入。对于计权硬件表决系统,则可依据各输入方的权值判定输出。此外,部分组态仅当某种特定输入时才可能成立,如A+B、A+2B等,仅当A、B模输入方对应输入为DAi=DBi时才可能表决输出。  基于以上组态做表决器硬件逻辑真值分析,可以得到具有94个有效逻辑真值取值项的真值表。由于表决器逻辑电路最后可以使用GAL等可编程逻辑器件来实现,在采用高级开发软件CUPL进行编程设计时,其设计说明书文件(输入文件)可采用高级的逻辑描述方

8、式:高级逻辑方程、真值表和状态转换图。而表决器逻辑电路的GAL电路实现,设计说明书文件使用真值表较好,这样对于不同的系统要求,就仅需修改真值表即可实现,这使得硬件设

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。