基于fpga的内存控制器的设计与应用

基于fpga的内存控制器的设计与应用

ID:21498600

大小:3.90 MB

页数:77页

时间:2018-10-22

基于fpga的内存控制器的设计与应用_第1页
基于fpga的内存控制器的设计与应用_第2页
基于fpga的内存控制器的设计与应用_第3页
基于fpga的内存控制器的设计与应用_第4页
基于fpga的内存控制器的设计与应用_第5页
资源描述:

《基于fpga的内存控制器的设计与应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、太原理工大学硕士研究生学位论文SDRAM是在SDRSDRAM的基础上不断改进而来的。它们最大的特点就是使用一对差分时钟信号CLK和CLK#,在CLK的上升沿和下降沿触发传输数据,CLK#只负责对CLK进行校准。这样,在相同的系统时钟下,它们的数据传输率就比SDR的数据传输率扩大一倍。1.1.2SDRSDRAM和DDR/DDR2SDRAMSDRSDRAM与系统时钟同步,读写速度超过了100MHz,存储时间达到5.8ns,支持高速总线时钟频率,在大容量数据存储中得到了广泛的应用。SDRAM的同步接口和存储阵列全部为Pipeline的内部结构,使它具有

2、非常高的数据传输率。SDRAM采用了多体(bank)存储器结构和突发模式,能传输一整块而不是一段数据。每一个bank通过行列来寻址。bank的数量以及行列地址的位数主要取决于存储器的容量。与Pentium芯片采用66MHz、100MHz和133MHz系统外频相对应,SDRAM有PC66、PC100、PC133、PC150、PC166等几种规格。DDRSDRAM(DualDateRateSDRAM)即双倍速率同步动态随机存储器。相对于SDRAM在一个时钟周期内只在时钟的上升期传输一次数据,DDR内存则是一个时钟周期内传输两次次数据,它能够在时钟的上

3、升期和下降期各传输一次数据,因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。与SDRAM相比,DDR运用了更先进的同步电路,使指定地址、数据的输送和输出主要步骤既独立执行,又保持与处理器时钟的完全同步。DDR使用了DLL(DelayLockedLoop,延时锁定回路提供数据滤波信号)技术,当数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每16次输出一次,并重新同步来自不同存储器模块的数据。DDL本质上不需要提高时钟频率就能加倍提高DDR的速度,它允许在时钟脉冲的上升沿和下降沿读出

4、数据,因而其速度是标准SDRSDRAM的两倍。另外DDR还采用了2位预取(2-bitprefetch),也就是2:1的数据预取,2bit预取架构允许内部的队列(column)工作频率仅仅为外部数据传输频率的一半。在SDRAM中数据传输率完全参考时钟信号,因此数据传输率和时钟频率一样。DDR内存是在SDRAM内存基础上发展而来的,仍然沿用SDRAM生产体系,因此对于内存厂商而言,只需对制造普通SDRAM的设备稍加改进,即可实现DDR内存的生产,可有效的降低成本。DDR2SDRAM其基本结构和DDRSDRAM类似,而DDR2内存的1.8V工作电压使得

5、它可以比DDRSDRAM的功耗整整低50%。由于DDR2采用了4位预读取的设计,在同一2太原理工大学硕士研究生学位论文核心频率,DDR2的实际工作频率是DDR的两倍。另外DDR2融入CAS、OCD、ODT等新性能指标和中断指令提升了内存带宽的整体利用率。例如利用DDR2的ODT(OnDieTermination,内建终结电阻)信号终端器来简化DQS(数据选通)总线设计。在DDR2SDRAM中,终端寄存器就实现在该DDR2芯片之中,内存控制器可以为每个信号设定终端寄存器的开或关,这些信号包括数据信号、数据选通信号和写数据屏蔽信号。利用ODT能降低多

6、重反射,提高信号完整性并增加时序余量。一般情况下,工作频率越高,信号反射的现象就越严重,终结寄存器就是用来解决这个问题的,它可以有效的吸收末端信号,防止数据的反射。DDR2内存直接将终结器整合在内存芯片中,以内部逻辑的形态存在。如果多条内存模组一起工作,系统可以自动控制每一条内存模组中ODT功能的开启或关闭,这样我们就不必担忧信号会在第一条模组中就被终结掉,而在后续模组中无法生效的问题。同时DDR2SDRAM还引入了命令的无缝突发,并采用FBGA(球栅阵列)封装形式降低功耗。无缝突发使得写命令能够被插到激活命令后面的一个时钟周期,提高了内存的利用

7、率。因此DDR2内存具有更高的速度,更高的带宽,同时功耗得以降低,散热性较好。关于SDRAM架构的演进如表1-1所示。1.1.2SDRSDRAM和DDR/DDR2SDRAM控制器的发展内存是影响处理器性能的重要因素,它的数据传输率的提升对提高处理器性能有积极作用。由于内存不能直接识别处理器的访存请求,内存控制器负责完成处理器对内存的控制操作。内存控制器是按照一定的时序规则对存储器的访问进行必要控制的设备,包括地址信号、数据信号以及各种命令信号的控制,使处理器能够根据自己的要求使用存储器里的存储资源。内存控制器决定了计算机系统所能使用的最大内存容量

8、、存储体数目、内存类型和速度、内存颗粒的数据深度和数据宽度等重要参数。也就是说,内存控制器决定了计算机系统的主存访问的性能,从而也对计算

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。