低压断路器控制器设计

《低压断路器控制器设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、低压断路器控制器设计　　1、引言　　低压断路器是低压配电系统中起同段控制及保护等作用的重要元件。目前，国外的低压断路器正朝着高性能、小型化、智能化和模块化方向发展，并且与现场总线系统相连，实现网络化。国内一些厂家也曾开发国际种职能断路器控制器，其主要缺点是采用大规模集成器件较少，故体积较大，易进入干扰。　　本文介绍一种新型智能低压断路器控制器的设计。主要特点有：a注重模块化设计，采用大规模集成器件。不仅缩短了产品开发周期，提高了产品性能，而且减少了产品体积，降低了成本；b在实现基本保护功能的同时，增加了预警功能；c才参数测量上，除了电流、电压等常规参数外

2、，增加了功率因数及功率测量等，并对参数进行显示；d注重产品的可靠性设计；e断路器带通信接口，引入CAN现场总线技术。　　2、支能低压断路器控制器设计　　2.1总体方案简介　　该断路器控制器的主要包括微处理器、信号采集电路、键盘和现实电路、外扩存储器、温度检测电路、输出执行电路和电源等。　　2.2微处理器的选择　　智能断路器控制器既要实现各种功能又要有较好的是实时性和电磁兼容性，本期设计用了Dallas公司的DS80C390微处理器。其主要特点有：向下兼容80C52，使用80C51的指令集；高速的体系结构，每个机器周期只有4个时钟周期，较大系统时钟频率可达

3、40Mhz，兼容80C52存储模式，内含4KB的SRAM，外部扩展4MB的程序存储器和4MB的用户数据存储器。内含两个CAN2.0B的控制口，集成度高。　　DS80C390有2个串行口、3个定时器/计数器、7个附加中断、1个可编程狗定时器、6个8bit/O口（其中两个与存储器接口），还有一个数据指针OPRT1。DS80C390有2种封装形式：68脚的PLCC和64脚的LQFP，本设计选用前者。　　2.3信号采集电路　　常规信号输入通道的设计一般先滤波在隔离放大，然后经A/D转换等，但该设计方法难以满足实时性要求。本设计要求采集3路线电压和4路相电流信号，

4、而且需要采集的信号范围很宽，若采用常规设计则需要很多的A/D转换通道，故采用了CirrusLogic公司的电子是电能表芯片CS5460来设计信号输入通道。　　（1）CS5460的特点。a高集成。内部继承了1个可编程的增益放大器，1个带固定增益放大器的电压通道，2个可选高通滤波器等；b高精度。转换精度可达0.1%；c易接口。CS5460是高速A/D器件，缺省状态下，瞬时A/D变换频率可达4kHz。其自带可编程增益放大器可测量150mV获30mV两城范围的信号，从而很好地解决了实时性、宽测量范围及测量精度低等问题。　　（2）CS5460的硬件设计。电压电流互

5、感二次侧感应电压值经分压后分别送入CS5460的UIN+、UIN--和IIN+、IIN-引脚。CS5460有4个串行口：SDI为串行数据输入口，SDO为串行数据输出口，SCLK为串行时钟，CS是片选控制线。因为要采集4路电流、3路电压值，故选用了4片CS5460芯片。并用引脚p4.0、p4.1、p4.2和p4.3轮流选通每片CS5460。当CS=1时，SOD为高阻状态，故4片CS5460的引脚可以直接连在一起。又DS80C390的I/O口可以驱动4个门电路，故4片CS5460的SDI和SCLK引脚分别以线与的形式直接相连。　　（3）CS5460的软件设计

6、。本设计中软件设计的基本程序采用C51编写。CS5460的初始化和启动转换工作由主程序完成。设计要求每1.25ms在3路电压、4路电流上个采一点，采用软件定时中断方式。每1.25ms系统启动一次中断服务程序，完成对各路信号瞬时值的采集，每2s完成一次对各路信号有效值的采集。　　DS80C390通过SDI、SDO、SCLK和CS信号线与CS5460接口。运用写操作对CS5460内部各寄存器进行设置；运用读操作，读出CS5460内部各状态寄存器和输出结果寄存器的值。　　2.4外扩存储器电路　　传统单片机应用系统为一般以微处理器为核心外加必要的芯片组成。但所需

7、外加零散芯片很多时，所得的系统结构将很复杂且不易与更新或修改。所以，本设计采用了PSD934F2芯片。　　（1）PSD934F2的主要特点。美国WSI公司推出的PSD934F2芯片是专门为8bits微处理器设计的，实现了将多个外围芯片集成于一个芯片中。其主要特点有：可方便的使用复用和非复用的8bits微处理器接口；内置2MB的主FLASH存储器和256KB的第二FLASH存储器；具有64KB的SRAM；有19个输出的通用PLD（GPLD）;有译码PLD(DPLD)；具有27个可单个配置的I/O引脚；等待电流可以降至50μA；符合JTAG标准的串行口可对全

8、芯片进行在系统编成；FLASH存储器的擦写次数至少可达100000次，PLD的擦