微波炉智能控制系统设置毕业论文.doc

《微波炉智能控制系统设置毕业论文.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、微波炉智能控制系统设置毕业论文目录绪论第一章课题的设计1.1任务的提出1.2课题的内容和要求1.3设计的目的和意义第二章关键技术简介2.1FPGA简介2.2VHDL语言概述2.3QuartusII开发系统简介第三章系统总体设计3.1系统总体设计方案3.2系统功能模块描述3.2.1输入模块3.2.2控制模块3.2.3显示模块3.3系统的工作流程第四章硬件系统设计4.1输入模块设计4.1.1键盘扫描4.1.2键盘译码4.1.3输入模块的实现4.2控制模块的设计4.2.1状态转换控制4.2.2数据装载4.2.3烹饪

2、计时4.2.4温度控制4.2.5控制模块的实现4.3显示模块的实现第五章软件系统设计5.1输入模块仿真5.2状态转换器仿真5.3数据装载器仿真5.4烹饪计时器仿真5.5显示译码器仿真第六章总结致谢参考文献附录2绪论随着人民生活水平的提高，微波炉开始进人越来越多的家庭，它给人们的生活带来了极大的方便。微波炉由2450MHz的超高频来加热食物。它省时、省电、方便和卫生。作为现代的烹饪工具，微波炉的控制器体现着它的重要性能指标。目前大部分微波炉控制器采用单片机进行设计，电路比较复杂，性能不够灵活。本文采用先进的ED

3、A技术，利用QuartusII工作平台和VHDL设计语言，设计了一种新型的微波炉控制器系统。该系统具有系统复位、时间设定、烹饪计时、温度控制和音效提示等功能，在FPGA上实现。第一章课题的设计1.1.任务的提出在现代人快节奏生活中，微波炉已成为便捷生活的一部分。随着控制技术和智能技术的发展，微波炉也向着智能化、信息化发展。而现有市售的微波炉其主要弊端为：不能按既有程序进行烹调，需要使用者根据食物的类型、数量、温度等因素去设定微波炉的工作时间，若设定的工作时间过长，含水分较多的食物可能会产生过热碳化的现象，若时

4、间过短则达不到预期的烹调效果。不仅在节能方面未做过多考虑，使用者还需要经常翻看使用说明书才能完成操作过程。针对这些问题，笔者认为有必要研制一种操作简单且烹调效果好的微波炉，根据一些家常菜按固定程序烹调的现象，可采取分时、分档火力加热，节时又节能。1.2.课题的内容和要求本课题是基于FPGA的微波炉控制器设计，即设计一个具备定时、温控、信息显示和音响效应提示功能的微波炉控制器，实现一些功能：l该微波炉控制器能够在任意时刻取消当前工作，复位为初始状态。l可以根据需要设置烹调时间的长短，系统最长的烹调时间为59分5

5、9秒；开始烹调后，能够显示剩余时间的多少。l可以根据需要设置烹调最高温度值，系统最高的烹调温度为999℃；开始烹调后，能够显示系统当前温度值。l可以控制火力大小，供选择的火力档位有高、中、低三个火力档位。2l音响效应提示直接外接一个蜂鸣器，同时用一个指示灯提示。l显示微波炉控制器的烹调状态。1.1.设计的目的和意义目前大部分微波炉控制器采用单片机进行设计，电路比较复杂，性能不够灵活。本设计采用先进的EDA技术，利用VHDL设计语言，设计一种新型的微波炉控制器。该控制器具有系统复位、状态控制、时间设定、火力档位

6、选择、烹饪计时、温度控制、显示译码和音效提示等功能，基于FPGA芯片实现。该微波炉控制系统，除实现常规的解冻、烹调、烘烤的基本功能外，还进行了创新设计，实现了微波炉的自定义设置。本系统控制部分以FPGA芯片为核心，通过功能按键设置和手动数据输入，完成不同功能时自动以预置方案或者自定义方案加热。其中，预制方案提供烹调、烘烤、解冻等系统烹调流程，仅供用户选择，无需设置；而自定义方案，用户根据食物含量、重量等手动设置时间、温度和选择火力等操作。在烹饪过程中，能通过数码管显示或者指示灯提示知道食物的成熟度，可以智能控

7、制。该系统在功能执行时，能实现门开关检测、键盘输入扫描、温度控制、LED显示、工作状态指示、蜂鸣等。2第二章关键技术简介2.1FPGA简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，

8、快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放