soc技术原理与应用.

《soc技术原理与应用.》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、SoC技术原理与应用主　讲：郭兵单　位：四川大学计算机学院电　话：028-81228076E-mail：guobing@cs.scu.edu.cn2006年4月第八章HGSOC平台解决方案的测试与验证引言主要内容HGSOC芯片验证方法HGSOC芯片功能验证样机的组成软/硬件测试环境HGSOC芯片的测试与验证内容8.1引言由于复杂的软/硬件体系结构、众多的模块以及高额的VDSM投片费用，在SoC系统设计中，IC前端和后端设计整个过程中，都需要严格的反复测试验证。业界认为，随着芯片门数的不断增加及工作时钟频率的不断提高，验证工作比重也越来越大，现阶段验证工作量已经占到I

2、C整个设计工作的70%左右。目前关于IC设计中的有效测试与验证已成为SoC技术的一个研究主题，在相关理论成果的基础上，各主要EDA厂商都推出了针对SoC测试的解决方案和工具，如MentorGraphics公司的SeamlessCVE和Synopsys公司的Eagle。同时，一些仪器仪表生产厂家也纷纷推出了专门针对SoC/IP测试的产品，如安捷伦（Agilent）公司的93000SoC测试系列平台，主要包括高速测试、多接脚、特殊内存组件的测试，以及PLL、ADC、DAC、specialI/O、Bluetooth与WLAN组件测试等，该平台针对基于32位CPU核的SoC

3、而设计的，符合IEEEP1500标准，其所具备的功能与升级弹性，让IC设计业者可视其目前的需要来选用适当的测试模块，将来随着市场与技术的发展，在现有的平台架构上增添不同的升级模块，以因应未来测试需求。在HGSOC芯片测试与验证中，我们采用了多种SoC系统测试和验证技术。8.2HGSOC芯片验证方法在HGSOC芯片设计中，对软/硬件模块、HGSOC芯片及家庭网关整体解决方案采用了多级测试验证技术，以验证HGSOC芯片及模块设计的正确性和有效性，具体的方法有：（1）模块功能验证主要是测试模块功能的正确性，模块功能验证采用以下两种方法：仿真（Simulation）测试：在

4、模块设计、开发完成后，目前可利用VCS、Verilog_XL、NC_Verilog、ModelSim等HDL语言仿真工具，对其进行功能仿真测试。由于针对RTL代码做仿真测试，速度较快，并可查出模块功能的错误。仿真测试是ASIC及FPGA设计中广泛使用的传统技术，在HGSOC芯片模块测试中，我们采用了Synopsys公司的VCS工具对其进行功能验证。采用Verilog代码编写实现被测模块的TestBench，以C语言实现各种TestVectors（测试向量或测试激励），模拟HGSOC芯片的实际工作环境，对HGSOC芯片各个模块和端口的功能和时序进行测试。通过观察HGS

5、OC芯片的输出信号波形和输出数据，验证其是否能够正常工作。其中，由于ARM7TDMI核是成熟可靠的IP核，以及项目时间和人力原因，对ARM7TDMI核不做完整的测试和验证，通过ARM7TDMI核执行软件指令产生的各种信号，作为测试其它外围模块的激励源或信号源。软/硬件协同验证：这是专门针对SoC设计的验证方法，原理是将软件和硬件通过一个虚拟接口连接起来，在同一环境下，能够对软件和硬件同时进行测试。对软件而言，相当于具有了一个硬件运行平台，可以提早开始进行软件的开发调试；对硬件而言，软件起到激励源或信号源的作用，能够验证复杂的硬件功能，其中有些是采用HDL难以描述的。

6、软/硬件协同验证可以极大地提高SoC的开发效率，在HGSOC芯片设计中，我们采用了目前比较成功的协同验证工具——MentorGraphics公司的SeamlessCVE，其运行平台是Sun工作站、ARM7TDMI仿真核、XRAY_ARM7TDMI嵌入式软件调试工具和C语言编译工具等，在此主要是进行硬件模块及其驱动程序的协同验证。（1）时序验证在0.18um以下时，芯片内部连线相互间串扰的影响越来越大，片内互连线之间及连线与衬底之间的耦合效应也迅速增加，从而破坏了信号的完整性，这使得在VDSMIC设计中，保证时序的收敛十分困难和费时。在IC设计中通常采用后仿真来进行时

7、序验证，与功能仿真不同，时序仿真验证的是带有延迟参数的电路，更接近实际情况。但对于SoC这样复杂的电路，传统的时序仿真方法存在以下问题：仿真效率低：因为仿真用的是门级网表，节点数呈指数级增长，同时延迟的计算也消耗了大量的CPU资源。需要大量的测试向量，以保证有效的故障覆盖率，从而耗费了大量的人力资源和时间。有可能发生Layout后的时序不满足导致多次反复。针对动态时序仿真存在的问题，SoC设计中目前较为流行的是静态时序分析方法。所谓静态时序分析，是独立于电路功能，通过路径计算延迟总和，并比较相对于预定义时钟的延迟，从而判断电路的每一路径的延时是否满足设计约束。静