fpga应用技术实验讲义

《fpga应用技术实验讲义》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、FPGA应用技术实验讲义目录实验一QuartusⅡ软件及EDA实验平台介绍1实验二QuartusⅡ设计输入4实验三D、T触发器6实验四十六进制数码管显示7实验五3-8译码器设计9实验六锁存器的设计11实验七宏功能模块的应用12实验八4选1多路选择器16FPGA应用技术实验讲义实验一QuartusⅡ软件及EDA实验平台介绍（1）实验目的：熟悉QuartusⅡ软件的使用，学习其操作过程及仿真过程。（2）实验内容：学习使用QuartusⅡ对程序进行编辑输入、编译及仿真。1、打开QuartusII软件。2、选择路径。选择File/NewProjectWizard，指定工作目录,指定工程和顶

2、层设计实体称；注意：工作目录名不能有中文。3、添加设计文件。将设计文件加入工程中。单击“Next”，如果有已经建立好的VHDL或者原理图等文件可以在Filename中选择路径然后添加，或者选择AddAll添加所有可以添加的设计文件（.VHDL,.Verilog原理图等）。如果没有直接点击“Next”，等建立好工程后再添加也可，这里我们暂不添加。4、选择FPGA器件。Family选择Cyclone，Availabledevice选EP1C12Q240C8,点击“Next”。17FPGA应用技术实验讲义5、选择外部综合器、仿真器和时序分析器。QuartusII支持外部工具，可通过选中来

3、指定工具的路径。这里我们不做选择，默认使用QuartusII自带的工具。6、结束设置。单击“Next”，弹出“工程设置统计”窗口，上面列出了工程的相关设置情况。最后单击“Finish”，结束工程设置。7、建立VHDL原文件。选择菜单“File”à“New…”。8、添加文件到工程中。VHDL原文件编辑完后，选择File/Save，选择和工程相同的文件名。点击“保存”，文件就被添加进工程当中。17FPGA应用技术实验讲义libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityadder4bi

4、sport(clr,cin:instd_logic;a,b:instd_logic_vector(3downto0);s:outstd_logic_vector(3downto0);cout:outstd_logic);endadder4b;architectureartofadder4bissignalsint:std_logic_vector(4downto0);signalaa,bb:std_logic_vector(4downto0);beginaa<='0'&a;bb<='0'&b;17FPGA应用技术实验讲义sint<=aa+bb+cin;s<=sint(3downto

5、0);cout<=sint(4);endart;17FPGA应用技术实验讲义9、编译。选择Processing/Start/StartAnalysis&Synthesis，进行综合。10、功能仿真验证，从菜单File-New中选择创建VectorWaveformFile。在新的波形文件中选入需要验证的引脚，通过在左边窗栏理点击鼠标右键，选InsertNodeorBus..,在打开的对话框中点击List,选择所要观察的信号引脚，设置引脚的信号值，如下图所示。点击保存Save.在Settings对话框中，选中SimulatorSettings选择页，设置Function类型仿真，并将新

6、创建的波形文件当作仿真输入，如下图所示：设置完毕之后，点击Processing->GenerateFunctionalSimulatorNetList,生产网表文件之后，点击StartSimulator，进行功能仿真，然后验证逻辑功能是否正确。（4）实验报告：写出实验的源程序，给出波形仿真结果。17FPGA应用技术实验讲义实验二QuartusⅡ设计输入（1）实验目的：①熟悉QuartusⅡ软件的使用及仿真过程；②熟悉VHDL文本输入法及混合输入法。（2）实验内容：（一）VHDL文本输入法1）使用VHDL文本输入法完成基本门的设计，学习使用QuartusⅡ对程序进行编辑输入、编译及仿

7、真。17FPGA应用技术实验讲义libraryieee;useiee.std_logic_1164.all;entityjbmisport(a,b:inbit;f1,f2,f3,f4,f5,f:outbit);endjbm;architectureaofjbmisbeginf1<=aandb;--构成与门f2<=aorb;--构成或门f<=nota;--构成非门f3<=anandb;--构成与非门f4<=anorb;--构成异或门f5<=not(axorb);--构成