asic原理及应用实验报告 课程大作业new

《asic原理及应用实验报告 课程大作业new》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、Asic原理及应用实验报告——举例说明modelsim使用过程学号：11211116姓名：王斯宇班级：通信1105指导老师：袁小龙一、建立工程1、在建立project前，先建立一个library点击library后弹出对话框，创建work，ok2、建立project弹出在projectname中写入名字选择createnewfile在filename中写入文件名，addfileastype选择成Verilog，ok在project中出现本次做的half_clk.V文件建立project完毕二、写代码1、双击文

2、件会出现程序编辑区，这个区间里写好的程序：出现下框，写入测试程序的名字，选择werilog，ok三、编译代码在half_clk.v的文件上点右键，选择compile。编译成功后，half_clk.v和half_clk_tb.v后面变成了对勾，并且在最下方的transcript栏出现successful字样，说明编译成功，否则报错。编译成功后往后面进行四、仿真在屏幕左下角的位置有一个library和project的切换窗口，点击library，再点击work前的+号，将其展开，会看到两个文件。选择half_cl

3、k_top右键，选择simulate按住ctrl键选中clk_in,clk_out,rst三个信号，右键选择add→towave→selectedsignals按住ctrl滚动鼠标滑轮可以缩放波形五、停止仿真Simulate→end六、课程与实验心得很荣幸选到了袁老师的《Asic原理及应用》课程，课程本身的实际操作价值非常大，在学习《数字电子技术》时就对可编程逻辑器件部分十分崇敬，袁老师轻松的课堂讲解为我们提供了Verilog语言的基础了解。此次实验给了我们一个动手实践的机会，通过这个机会我们可以将我们课上学

4、到的理论与实践相结合，在今后的学习中应定要多实践，切实把握好每一个动手的机会此次实验使我接触到modelsim这款软件，认识到熟练掌握相应的软件操作是多么的重要而这并不是一蹴而就的重要在于平时的积累，抽出些时间去学习去练习使用相关的软件对今后的发展也是十分有利的。最后，感谢袁老师在讲解知识的同时也和我们分享了很多人生阅历。正所谓经师易得，人师难求。